公开(公告)号：US20050193278A1

公开(公告)日：2005-09-01

申请号：US10745527

申请日：2003-12-29

申请人： Per Hammarlund ,  Stephan Jourdan ,  Pierre Michaud ,  Alexandre Farcy ,  Morris Marden ,  Robert Hinton ,  Douglas Carmean

发明人： Per Hammarlund ,  Stephan Jourdan ,  Pierre Michaud ,  Alexandre Farcy ,  Morris Marden ,  Robert Hinton ,  Douglas Carmean

IPC分类号： G06F9/48 ,  G06F11/00

CPC分类号： G06F9/485 ,  G06F9/3851

摘要： Systems and methods of managing threads provide for supporting a plurality of logical threads with a plurality of simultaneous physical threads in which the number of logical threads may be greater than or less than the number of physical threads. In one approach, each of the plurality of logical threads is maintained in one of a wait state, an active state, a drain state, and a stall state. A state machine and hardware sequencer can be used to transition the logical threads between states based on triggering events and whether or not an interruptible point has been encountered in the logical threads. The logical threads are scheduled on the physical threads to meet, for example, priority, performance or fairness goals. It is also possible to specify the resources that are available to each logical thread in order to meet these and other, goals. In one example, a single logical thread can speculatively use more than one physical thread, pending a selection of which physical thread should be committed.

摘要翻译： 管理线程的系统和方法提供支持具有多个同时物理线程的多个逻辑线程，其中逻辑线程的数量可以大于或小于物理线程的数量。 在一种方法中，多个逻辑线程中的每一个维持在等待状态，活动状态，排出状态和失速状态之一。 可以使用状态机和硬件定序器来基于触发事件来转换状态之间的逻辑线程，以及是否在逻辑线程中遇到可中断点。 逻辑线程被安排在物理线程上以满足例如优先级，性能或公平性目标。 也可以指定每个逻辑线程可用的资源，以满足这些目标和其他目标。 在一个示例中，单个逻辑线程可以推测使用多个物理线程，等待选择要提交哪个物理线程。

公开(公告)号：US20050149709A1

公开(公告)日：2005-07-07

申请号：US10748285

申请日：2003-12-29

申请人： Stephan Jourdan

发明人： Stephan Jourdan

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/3844 ,  G06F9/3808

摘要： A system and method for compensating for branching instructions in trace caches is disclosed. A branch predictor uses the branching behavior of previous branching instructions to select between several traces beginning at the same linear instruction pointer (LIP) or instruction. The fetching mechanism of the processor selects the trace that most closely matches the previous branching behavior. In one embodiment, a new trace is generated only if a divergence occurs within a predetermined location. A divergence is a branch that is recorded as following one path (i.e. taken) and during execution follows a different path (i.e. not taken).

摘要翻译： 公开了用于补偿跟踪高速缓存中的分支指令的系统和方法。 分支预测器使用先前分支指令的分支行为来选择在相同的线性指令指针（LIP）或指令开始的多个跟踪之间。 处理器的提取机制选择与前一个分支行为最匹配的跟踪。 在一个实施例中，仅当在预定位置内发生发散时才产生新迹线。 分歧是一个分支，被记录为如下一个路径（即采取），并且在执行期间遵循不同的路径（即不采取）。

公开(公告)号：US20050138295A1

公开(公告)日：2005-06-23

申请号：US10743134

申请日：2003-12-23

申请人： Per Hammarlund ,  Stephan Jourdan ,  Sebastien Hily ,  Aravindh Baktha ,  Hermann Gartler

发明人： Per Hammarlund ,  Stephan Jourdan ,  Sebastien Hily ,  Aravindh Baktha ,  Hermann Gartler

IPC分类号： G06F9/38 ,  G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0804 ,  G06F9/3824 ,  G06F12/0831

摘要： Embodiments of the present invention relate to a memory management scheme and apparatus that enables efficient cache memory management. The method includes writing an entry to a store buffer at execute time; determining if the entry's address is in a first-level cache associated with the store buffer before retirement; and setting a status bit associated with the entry in said store buffer, if the address is in the cache in either exclusive or modified state. The method further includes immediately writing the entry to the first-level cache at or after retirement when the status bit is set; and de-allocating the entry from said store buffer at retirement. The method further may comprise resetting the status bit if the cacheline is allocated over or is evicted from the cache before the store buffer entry attempts to write to the cache.

摘要翻译： 本发明的实施例涉及能够进行有效的高速缓冲存储器管理的存储器管理方案和装置。 该方法包括在执行时将条目写入存储缓冲器; 在退休之前确定该条目的地址是否在与商店缓冲区相关联的一级缓存中; 以及如果所述地址在所述高速缓存中处于独占或修改状态，则设置与所述存储缓冲器中的条目相关联的状态位。 该方法还包括当状态位被置位时，在退出时或之后立即将条目写入到第一级高速缓存; 并在退休时从所述商店缓冲器中分配该条目。 该方法还可以包括如果在存储缓冲器入口试图写入高速缓存之前将高速缓存线分配到高速缓冲存储器上或从高速缓冲存储器中被逐出，则重置状态位。

公开(公告)号：US08572358B2

公开(公告)日：2013-10-29

申请号：US13647153

申请日：2012-10-08

申请人： Ronny Ronen ,  Mattan Erez ,  Stephan Jourdan ,  Adi Yoaz

发明人： Ronny Ronen ,  Mattan Erez ,  Stephan Jourdan ,  Adi Yoaz

IPC分类号： G06F9/00 ,  G06F9/44

CPC分类号： G06F9/3861 ,  G06F9/3848

摘要： Methods and apparatus for restoring a meta predictor system upon detecting a branch or binary misprediction, are disclosed. An example apparatus may include a base misprediction history register to store a set of misprediction history values each indicating whether a previous branch prediction taken by a previous branch instruction was predicted correctly or incorrectly. The apparatus may comprise a meta predictor to detect a branch misprediction of a current branch prediction based at least in part on an output of the base misprediction history register. The meta predictor may restore the base misprediction history register based on the detecting of the branch misprediction. Additional apparatus, systems, and methods are disclosed.

公开(公告)号：US08239659B2

公开(公告)日：2012-08-07

申请号：US11529850

申请日：2006-09-29

申请人： Stephan Jourdan ,  Michael Fetterman ,  Michael Cornaby ,  Per Hammarlund ,  Ronak Signhal ,  Glenn Hinton

发明人： Stephan Jourdan ,  Michael Fetterman ,  Michael Cornaby ,  Per Hammarlund ,  Ronak Signhal ,  Glenn Hinton

IPC分类号： G06F15/00 ,  G06F15/76

CPC分类号： G06F9/3824 ,  G06F9/30036 ,  G06F15/8084

摘要： Techniques for vector completion mask (VCM) handling are provided. A data structure includes a mask field for each operand of a particular operation. A processor attempts to execute the operation with multiple operands, which are identified in the data structure by the mask fields. If operands are successfully retrieved for execution with the operation, then the corresponding mask field within the data structure is cleared. The processor can reset if any field remains set within the data structure and can re-process the operation with operands that were not previously handled with the operation.

摘要翻译： 提供矢量完成掩码（VCM）处理技术。 数据结构包括用于特定操作的每个操作数的掩码字段。 处理器尝试通过掩码字段在数据结构中标识的多个操作数来执行操作。 如果成功检索操作数以执行操作，则数据结构中的相应掩码字段将被清除。 如果任何字段在数据结构中保持设置，并且可以使用以前未被操作的操作数重新处理操作，则处理器可以重置。

公开(公告)号：US07457938B2

公开(公告)日：2008-11-25

申请号：US11240982

申请日：2005-09-30

申请人： Stephan Jourdan ,  Avinash Sodani ,  Michael Fetterman ,  Per Hammarlund ,  Ronak Singhal ,  Glenn Hinton

发明人： Stephan Jourdan ,  Avinash Sodani ,  Michael Fetterman ,  Per Hammarlund ,  Ronak Singhal ,  Glenn Hinton

IPC分类号： G06F19/00 ,  G06F15/00 ,  G06F17/00

CPC分类号： G06F9/3001 ,  G06F9/3012 ,  G06F9/3885

摘要： In one embodiment, the present invention includes a method for executing an operation on low order portions of first and second source operands using a first execution stack of a processor and executing the operation on high order portions of the first and second source operands using a second execution stack of the processor, where the operation in the second execution stack is staggered by one or more cycles from the operation in the first execution stack. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于使用处理器的第一执行堆栈来执行第一和第二源操作数的低阶部分的操作的方法，并且使用第二和第二源操作数对第一和第二源操作数的高阶部分执行操作 处理器的执行堆栈，其中第二执行堆栈中的操作与第一执行堆栈中的操作交错一个或多个周期。 描述和要求保护其他实施例。

公开(公告)号：US07457932B2

公开(公告)日：2008-11-25

申请号：US11323000

申请日：2005-12-30

申请人： Per Hammarlund ,  Stephan Jourdan ,  Michael Fetterman ,  Glenn Hinton ,  Sebastien Hily ,  Ronak Singhal

发明人： Per Hammarlund ,  Stephan Jourdan ,  Michael Fetterman ,  Glenn Hinton ,  Sebastien Hily ,  Ronak Singhal

IPC分类号： G06F12/00

CPC分类号： G06F9/30043 ,  G06F9/30032

摘要： A method is disclosed. The method includes scheduling a load operation at least twice the size of a maximum access supported by a memory device, dividing the load operation into a plurality of separate load operation segments having a size equivalent to the maximum access supported by the memory device, and performing each of the plurality of load operation segments. A further method is disclosed where a temporary register is used to minimize the number of memory accesses to support unaligned accesses.

摘要翻译： 公开了一种方法。 该方法包括将加载操作调度至少是由存储器件支持的最大访问大小的两倍，将加载操作划分成具有等于存储器设备支持的最大访问大小的多个单独的加载操作段，以及执行 多个加载操作段中的每一个。 公开了一种另外的方法，其中使用临时寄存器来最小化用于支持未对齐访问的存储器访问的数量。

公开(公告)号：US07404065B2

公开(公告)日：2008-07-22

申请号：US11315964

申请日：2005-12-21

申请人： Stephan Jourdan ,  Per Hammarlund ,  Michael Fetterman ,  Michael P. Cornaby ,  Glenn Hinton ,  Avinash Sodani

发明人： Stephan Jourdan ,  Per Hammarlund ,  Michael Fetterman ,  Michael P. Cornaby ,  Glenn Hinton ,  Avinash Sodani

IPC分类号： G06F15/00 ,  G06F15/76 ,  G06F9/45

CPC分类号： G06F9/345 ,  G06F9/3017 ,  G06F9/325 ,  G06F9/3455 ,  G06F9/3844

摘要： In one embodiment, a method for flow optimization and prediction for vector streaming single instruction, multiple data (SIMD) extension (VSSE) memory operations is disclosed. The method comprises generating an optimized micro-operation (μop) flow for an instruction to operate on a vector if the instruction is predicted to be unmasked and unit-stride, the instruction to access elements in memory, and accessing via the optimized μop flow two or more of the elements at the same time without determining masks of the two or more elements. Other embodiments are also described.

摘要翻译： 在一个实施例中，公开了用于向量流单个指令，多数据（SIMD）扩展（VSSE）存储器操作的流优化和预测的方法。 该方法包括：如果预测指令是未屏蔽和单步的，则生成用于对矢量进行操作的指令的优化的微操作（muop）流程，访问存储器中的元件的指令以及经由优化的muop流2访问 或更多的元素，而不确定两个或更多个元件的掩模。 还描述了其它实施例。

公开(公告)号：US20070300049A1

公开(公告)日：2007-12-27

申请号：US11477074

申请日：2006-06-27

申请人： Avinash Sodani ,  Stephan Jourdan ,  Alexandre Farcy ,  Per Hammarlund

发明人： Avinash Sodani ,  Stephan Jourdan ,  Alexandre Farcy ,  Per Hammarlund

IPC分类号： G06F9/44

CPC分类号： G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3017 ,  G06F9/45504

摘要： A technique to perform three-source instructions. At least one embodiment of the invention relates to converting a three-source instruction into at least two instructions identifying no more than two source values.

摘要翻译： 一种执行三源指令的技术。 本发明的至少一个实施例涉及将三源指令转换成标识不超过两个源值的至少两个指令。

公开(公告)号：US20070157006A1

公开(公告)日：2007-07-05

申请号：US11322768

申请日：2005-12-30

申请人： Stephan Jourdan ,  Avinash Sodani ,  Alexandre Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark Davis

发明人： Stephan Jourdan ,  Avinash Sodani ,  Alexandre Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark Davis

IPC分类号： G06F9/30

CPC分类号： G06F9/3836 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/3828 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3844 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3885 ,  G06F9/3891

摘要： Microarchitecture policies and structures partition execution resource clusters. In disclosed microarchitecture embodiments, micro-operations representing a sequential instruction ordering are partitioned into a two sets. To one set of micro-operations execution resources are allocated from a cluster of execution resources that can perform memory access operations but not branching operations. To the other set of micro-operations execution resources are allocated from a cluster of execution resources that can perform branching operations but not memory access operations. The first and second sets of micro-operations may be executed out of sequential order but are retired to represent their sequential instruction ordering.

摘要翻译： 微架构策略和结构分区执行资源集群。 在公开的微架构实施例中，表示顺序指令排序的微操作被划分成两组。 对于一组微操作执行资源从可执行存储器访问操作而不是分支操作的执行资源集群分配。 对另一组微操作执行资源从可执行分支操作而不是存储器访问操作的执行资源集群分配。 第一组和第二组微操作可以按顺序执行，但是退休以表示其顺序指令排序。