利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

22 条记录 (耗时 0.023 秒)

    Staggered execution stack for vector processing
    1.
    发明申请
    Staggered execution stack for vector processing 有权
    用于矢量处理的交错执行堆栈

    公开(公告)号：US20070079179A1

    公开(公告)日：2007-04-05

    申请号：US11240982

    申请日：2005-09-30

    申请人： Stephan Jourdan ,  Avinash Sodani ,  Michael Fetterman ,  Per Hammarlund ,  Ronak Singhal ,  Glenn Hinton

    发明人： Stephan Jourdan ,  Avinash Sodani ,  Michael Fetterman ,  Per Hammarlund ,  Ronak Singhal ,  Glenn Hinton

    IPC分类号： G06F11/00

    CPC分类号： G06F9/3001 ,  G06F9/3012 ,  G06F9/3885

    摘要： In one embodiment, the present invention includes a method for executing an operation on low order portions of first and second source operands using a first execution stack of a processor and executing the operation on high order portions of the first and second source operands using a second execution stack of the processor, where the operation in the second execution stack is staggered by one or more cycles from the operation in the first execution stack. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种使用处理器的第一执行堆栈来执行第一和第二源操作数的低阶部分的操作的方法，并且使用第二和第二源操作数对第一和第二源操作数的高阶部分执行操作 处理器的执行堆栈，其中第二执行堆栈中的操作与第一执行堆栈中的操作交错一个或多个周期。 描述和要求保护其他实施例。

    Load mechanism
    3.
    发明申请
    Load mechanism 有权
    负载机制

    公开(公告)号：US20070156990A1

    公开(公告)日：2007-07-05

    申请号：US11323000

    申请日：2005-12-30

    申请人： Per Hammarlund ,  Stephan Jourdan ,  Michael Fetterman ,  Glenn Hinton ,  Sebastien Hily ,  Ronak Singhal

    发明人： Per Hammarlund ,  Stephan Jourdan ,  Michael Fetterman ,  Glenn Hinton ,  Sebastien Hily ,  Ronak Singhal

    IPC分类号： G06F13/00

    CPC分类号： G06F9/30043 ,  G06F9/30032

    摘要： A method is disclosed. The method includes scheduling a load operation at least twice the size of a maximum access supported by a memory device, dividing the load operation into a plurality of separate load operation segments having a size equivalent to the maximum access supported by the memory device, and performing each of the plurality of load operation segments. A further method is disclosed where a temporary register is used to minimize the number of memory accesses to support unaligned accesses.

    摘要翻译： 公开了一种方法。 该方法包括将加载操作调度至少是由存储器件支持的最大访问大小的两倍，将加载操作划分成具有等于存储器设备支持的最大访问大小的多个单独的加载操作段，以及执行 多个加载操作段中的每一个。 公开了一种另外的方法，其中使用临时寄存器来最小化用于支持未对齐访问的存储器访问的数量。

    Load mechanism
    4.
    发明授权
    Load mechanism 有权
    负载机制

    公开(公告)号：US07457932B2

    公开(公告)日：2008-11-25

    申请号：US11323000

    申请日：2005-12-30

    申请人： Per Hammarlund ,  Stephan Jourdan ,  Michael Fetterman ,  Glenn Hinton ,  Sebastien Hily ,  Ronak Singhal

    发明人： Per Hammarlund ,  Stephan Jourdan ,  Michael Fetterman ,  Glenn Hinton ,  Sebastien Hily ,  Ronak Singhal

    IPC分类号： G06F12/00

    CPC分类号： G06F9/30043 ,  G06F9/30032

    摘要： A method is disclosed. The method includes scheduling a load operation at least twice the size of a maximum access supported by a memory device, dividing the load operation into a plurality of separate load operation segments having a size equivalent to the maximum access supported by the memory device, and performing each of the plurality of load operation segments. A further method is disclosed where a temporary register is used to minimize the number of memory accesses to support unaligned accesses.

    摘要翻译： 公开了一种方法。 该方法包括将加载操作调度至少是由存储器件支持的最大访问大小的两倍，将加载操作划分成具有等于存储器设备支持的最大访问大小的多个单独的加载操作段，以及执行 多个加载操作段中的每一个。 公开了一种另外的方法，其中使用临时寄存器来最小化用于支持未对齐访问的存储器访问的数量。

    Synchronizing recency information in an inclusive cache hierarchy
    6.
    发明授权
    Synchronizing recency information in an inclusive cache hierarchy 失效
    在包含缓存层次结构中同步新近度信息

    公开(公告)号：US07757045B2

    公开(公告)日：2010-07-13

    申请号：US11374222

    申请日：2006-03-13

    申请人： Christopher J. Shannon ,  Ronak Singhal ,  Per Hammarlund ,  Hermann Gartler ,  Glenn Hinton

    发明人： Christopher J. Shannon ,  Ronak Singhal ,  Per Hammarlund ,  Hermann Gartler ,  Glenn Hinton

    IPC分类号： G06F12/00

    CPC分类号： G06F12/123

    摘要： In one embodiment, the present invention includes a method for receiving a cache access request for data present in a lower-level cache line of a lower-level cache, and sending recency information regarding the lower-level cache line to a higher-level cache. The higher-level cache may be inclusive with the lower-level cache and may update age data associated with the cache line, thus reducing the likelihood of eviction of the cache line. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于接收对存在于较低级高速缓存的较低级高速缓存行中的数据的高速缓存访​​问请求的方法，以及将关于下级高速缓存线的新近度信息发送到更高级高速缓存 。 较高级别的缓存可以与下级缓存一起包含，并且可以更新与高速缓存行相关联的年龄数据，从而减少高速缓存线的驱逐的可能性。 描述和要求保护其他实施例。

    Synchronizing recency information in an inclusive cache hierarchy
    7.
    发明申请
    Synchronizing recency information in an inclusive cache hierarchy 失效
    在包含缓存层次结构中同步新近度信息

    公开(公告)号：US20070214321A1

    公开(公告)日：2007-09-13

    申请号：US11374222

    申请日：2006-03-13

    申请人： Christopher Shannon ,  Ronak Singhal ,  Per Hammarlund ,  Hermann Gartler ,  Glenn Hinton

    发明人： Christopher Shannon ,  Ronak Singhal ,  Per Hammarlund ,  Hermann Gartler ,  Glenn Hinton

    IPC分类号： G06F12/00

    CPC分类号： G06F12/123

    摘要： In one embodiment, the present invention includes a method for receiving a cache access request for data present in a lower-level cache line of a lower-level cache, and sending recency information regarding the lower-level cache line to a higher-level cache. The higher-level cache may be inclusive with the lower-level cache and may update age data associated with the cache line, thus reducing the likelihood of eviction of the cache line. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于接收对存在于较低级高速缓存的较低级高速缓存行中的数据的高速缓存访​​问请求的方法，以及将关于下级高速缓存线的新近度信息发送到更高级别高速缓存 。 较高级别的缓存可以与下级缓存一起包含，并且可以更新与高速缓存行相关联的年龄数据，从而减少高速缓存线的驱逐的可能性。 描述和要求保护其他实施例。