公开(公告)号：US20100193873A1

公开(公告)日：2010-08-05

申请号：US12693692

申请日：2010-01-26

申请人： Uwe Griebenow ,  Jan Hoentschel ,  Sven Beyer

发明人： Uwe Griebenow ,  Jan Hoentschel ,  Sven Beyer

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/26586 ,  H01L21/823814 ,  H01L21/823864 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/7848

摘要： Deep drain and source regions of an N-channel transistor may be formed through corresponding cavities, which may be formed together with cavities of a P-channel transistor, wherein the lateral offsets of the cavities may be adjusted on the basis of an appropriate reverse spacer regime. Consequently, the dopant species in the N-channel transistor extends down to a specific depth, for instance down to the buried insulating layer of an SOI device, while at the same time providing an efficient strain-inducing mechanism for the P-channel transistor with a highly efficient overall manufacturing process flow.

摘要翻译： N沟道晶体管的深漏极和源极区可以通过相应的腔形成，其可以与P沟道晶体管的空腔一起形成，其中空腔的侧向偏移可以基于合适的反向间隔物 政权。 因此，N沟道晶体管中的掺杂物质向下延伸到特定的深度，例如下降到SOI器件的掩埋绝缘层，同时为P沟道晶体管提供有效的应变诱发机制， 高效的整体制造流程。

公开(公告)号：US08247275B2

公开(公告)日：2012-08-21

申请号：US12898958

申请日：2010-10-06

申请人： Jan Hoentschel ,  Sven Beyer ,  Uwe Griebenow

发明人： Jan Hoentschel ,  Sven Beyer ,  Uwe Griebenow

IPC分类号： H01L21/00

CPC分类号： H01L29/045 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/785

摘要： Non-planar transistors, such as FINFETs, may be formed on the basis of a globally strained semiconductor material, thereby preserving a high uniaxial strain component in the resulting semiconductor fins. In this manner, a significant performance enhancement may be achieved without adding process complexity when implementing FINFET transistors.

摘要翻译： 可以在全局应变半导体材料的基础上形成诸如FINFET的非平面晶体管，从而在所得到的半导体鳍片中保持高的单轴应变分量。 以这种方式，当实现FINFET晶体管时，可以实现显着的性能增强，而不会增加工艺复杂性。

公开(公告)号：US08508008B2

公开(公告)日：2013-08-13

申请号：US12893329

申请日：2010-09-29

申请人： Uwe Griebenow ,  Sven Beyer ,  Thilo Sheiper ,  Jan Hoentschel

发明人： Uwe Griebenow ,  Sven Beyer ,  Thilo Sheiper ,  Jan Hoentschel

IPC分类号： H01L27/14

CPC分类号： G02B6/12004 ,  G02B6/43 ,  H01L27/15 ,  H01L31/173

摘要： In a semiconductor device, optical signal transfer capabilities are implemented on the basis of silicon-based monolithic opto-electronic components in combination with an appropriate waveguide. Thus, in complex circuitries, such as microprocessors and the like, superior performance may be obtained in terms of signal propagation delay, while at the same time thermal requirements may be less critical.

摘要翻译： 在半导体器件中，基于硅基单片光电元件与适当波导的组合来实现光信号传输能力。 因此，在复杂的电路中，例如微处理器等，可以在信号传播延迟方面获得优异的性能，而同时热要求可能不太关键。

公开(公告)号：US08338894B2

公开(公告)日：2012-12-25

申请号：US12693692

申请日：2010-01-26

申请人： Uwe Griebenow ,  Jan Hoentschel ,  Sven Beyer

发明人： Uwe Griebenow ,  Jan Hoentschel ,  Sven Beyer

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/26586 ,  H01L21/823814 ,  H01L21/823864 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/7848

摘要： Deep drain and source regions of an N-channel transistor may be formed through corresponding cavities, which may be formed together with cavities of a P-channel transistor, wherein the lateral offsets of the cavities may be adjusted on the basis of an appropriate reverse spacer regime. Consequently, the dopant species in the N-channel transistor extends down to a specific depth, for instance down to the buried insulating layer of an SOI device, while at the same time providing an efficient strain-inducing mechanism for the P-channel transistor with a highly efficient overall manufacturing process flow.

摘要翻译： N沟道晶体管的深漏极和源极区可以通过相应的腔形成，其可以与P沟道晶体管的空腔一起形成，其中空腔的侧向偏移可以基于合适的反向间隔物 政权。 因此，N沟道晶体管中的掺杂物质向下延伸到特定的深度，例如下降到SOI器件的掩埋绝缘层，同时为P沟道晶体管提供有效的应变诱发机制， 高效的整体制造流程。

公开(公告)号：US20110101456A1

公开(公告)日：2011-05-05

申请号：US12898958

申请日：2010-10-06

申请人： Jan Hoentschel ,  Sven Beyer ,  Uwe Griebenow

发明人： Jan Hoentschel ,  Sven Beyer ,  Uwe Griebenow

IPC分类号： H01L27/12 ,  H01L21/84

CPC分类号： H01L29/045 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/785

摘要： Non-planar transistors, such as FINFETs, may be formed on the basis of a globally strained semiconductor material, thereby preserving a high uniaxial strain component in the resulting semiconductor fins. In this manner, a significant performance enhancement may be achieved without adding process complexity when implementing FINFET transistors.

摘要翻译： 可以在全局应变半导体材料的基础上形成诸如FINFET的非平面晶体管，从而在所得到的半导体鳍片中保持高的单轴应变分量。 以这种方式，当实现FINFET晶体管时，可以实现显着的性能增强，而不会增加工艺复杂性。

公开(公告)号：US20110073875A1

公开(公告)日：2011-03-31

申请号：US12893329

申请日：2010-09-29

申请人： Uwe Griebenow ,  Sven Beyer ,  Thilo Sheiper ,  Jan Hoentschel

发明人： Uwe Griebenow ,  Sven Beyer ,  Thilo Sheiper ,  Jan Hoentschel

IPC分类号： H01L31/12 ,  H01L31/18

CPC分类号： G02B6/12004 ,  G02B6/43 ,  H01L27/15 ,  H01L31/173

摘要： In a semiconductor device, optical signal transfer capabilities are implemented on the basis of silicon-based monolithic opto-electronic components in combination with an appropriate waveguide. Thus, in complex circuitries, such as microprocessors and the like, superior performance may be obtained in terms of signal propagation delay, while at the same time thermal requirements may be less critical.

摘要翻译： 在半导体器件中，基于硅基单片光电元件与适当波导的组合来实现光信号传输能力。 因此，在复杂的电路中，例如微处理器等，可以在信号传播延迟方面获得优异的性能，而同时热要求可能不太关键。

公开(公告)号：US20120280277A1

公开(公告)日：2012-11-08

申请号：US13548113

申请日：2012-07-12

申请人： Thilo Scheiper ,  Andy Wei ,  Sven Beyer

发明人： Thilo Scheiper ,  Andy Wei ,  Sven Beyer

IPC分类号： H01L29/78

CPC分类号： H01L21/28123 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/28035 ,  H01L21/32139 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/1054 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

摘要： In sophisticated transistor elements, enhanced profile uniformity along the transistor width direction may be accomplished by using a gate material in an amorphous state, thereby reducing channeling effects and line edge roughness. In sophisticated high-k metal gate approaches, an appropriate sequence may be applied to avoid a change of the amorphous state prior to performing the critical implantation processes for forming drain and source extension regions and halo regions.

摘要翻译： 在复杂的晶体管元件中，可以通过使用非晶态的栅极材料来实现沿着晶体管宽度方向的增强的分布均匀性，从而减少沟道效应和线边缘粗糙度。 在复杂的高k金属栅极方法中，可以应用适当的顺序来避免在进行用于形成漏极和源极延伸区域和晕圈区域的关键注入工艺之前非晶态的变化。

公开(公告)号：US20120223407A1

公开(公告)日：2012-09-06

申请号：US13406869

申请日：2012-02-28

申请人： Thilo Scheiper ,  Peter Baars ,  Sven Beyer

发明人： Thilo Scheiper ,  Peter Baars ,  Sven Beyer

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/823878 ,  H01L21/28123 ,  H01L21/76232 ,  H01L21/823425 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823828 ,  H01L29/1054 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/78 ,  H01L29/7848

摘要： When forming high-k metal gate electrode structures in an early manufacturing stage, integrity of an encapsulation and, thus, integrity of sensitive gate materials may be improved by reducing the surface topography of the isolation regions. To this end, a dielectric cap layer of superior etch resistivity is provided in combination with the conventional silicon dioxide material.

摘要翻译： 当在早期制造阶段形成高k金属栅电极结构时，可以通过减小隔离区的表面形貌来改善封装的完整性，从而改善敏感栅极材料的完整性。 为此，与传统的二氧化硅材料组合提供了具有优良蚀刻电阻率的电介质盖层。

公开(公告)号：US08241977B2

公开(公告)日：2012-08-14

申请号：US12692698

申请日：2010-01-25

申请人： Thilo Scheiper ,  Andy Wei ,  Sven Beyer

发明人： Thilo Scheiper ,  Andy Wei ,  Sven Beyer

IPC分类号： H01L21/8238

CPC分类号： H01L21/28123 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/28035 ,  H01L21/32139 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/1054 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

摘要： In sophisticated transistor elements, enhanced profile uniformity along the transistor width direction may be accomplished by using a gate material in an amorphous state, thereby reducing channeling effects and line edge roughness. In sophisticated high-k metal gate approaches, an appropriate sequence may be applied to avoid a change of the amorphous state prior to performing the critical implantation processes for forming drain and source extension regions and halo regions.

摘要翻译： 在复杂的晶体管元件中，可以通过使用非晶态的栅极材料来实现沿着晶体管宽度方向的增强的分布均匀性，从而减少沟道效应和线边缘粗糙度。 在复杂的高k金属栅极方法中，可以应用适当的顺序来避免在进行用于形成漏极和源极延伸区域和晕圈区域的关键注入工艺之前非晶态的变化。

公开(公告)号：US20110127613A1

公开(公告)日：2011-06-02

申请号：US12905440

申请日：2010-10-15

申请人： Sven Beyer ,  Klaus Hempel ,  Thilo Scheiper ,  Stefanie Steiner

发明人： Sven Beyer ,  Klaus Hempel ,  Thilo Scheiper ,  Stefanie Steiner

IPC分类号： H01L27/092 ,  H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/66545

摘要： In a replacement gate approach in sophisticated semiconductor devices, the place-holder material of gate electrode structures of different type are separately removed. Furthermore, electrode metal may be selectively formed in the resulting gate opening, thereby providing superior process conditions in adjusting a respective work function of gate electrode structures of different type. In one illustrative embodiment, the separate forming of gate openings in gate electrode structures of different type may be based on a mask material that is provided in a gate layer stack.

摘要翻译： 在复杂半导体器件中的替代栅极方法中，分别去除不同类型的栅电极结构的放置保持材料。 此外，可以在所得到的栅极开口中选择性地形成电极金属，从而在调整不同类型的栅电极结构的各自的功函数方面提供优异的工艺条件。 在一个说明性实施例中，在不同类型的栅极电极结构中单独形成栅极开口可以基于设置在栅极层叠层中的掩模材料。