公开(公告)号：US6100733A

公开(公告)日：2000-08-08

申请号：US93802

申请日：1998-06-09

申请人： Jean-Marc Dortu ,  Albert M. Chu

发明人： Jean-Marc Dortu ,  Albert M. Chu

IPC分类号： G06F1/06 ,  G11C7/00 ,  G11C11/407 ,  H03L7/00 ,  H03L7/081 ,  H04L7/02 ,  H03L7/06

CPC分类号： H03L7/0805 ,  H03L7/0812

摘要： A clock latency circuit, method and system is provided which allows the synchronization of data according to the rising and falling edges of a system clock.

摘要翻译： 提供了一种时钟延迟电路，方法和系统，其允许根据系统时钟的上升沿和下降沿来同步数据。