公开(公告)号：US5488431A

公开(公告)日：1996-01-30

申请号：US407788

申请日：1995-03-20

Applicant: Robert J. Gove ,  Donald B. Doherty ,  Scott D. Heimbuch ,  Paul M. Urbanus ,  Stephen W. Marshall

Inventor： Robert J. Gove ,  Donald B. Doherty ,  Scott D. Heimbuch ,  Paul M. Urbanus ,  Stephen W. Marshall

IPC: H04N3/08 ,  H04N5/14 ,  H04N5/44 ,  H04N5/74 ,  H04N7/01 ,  H04N7/26 ,  H04N7/50 ,  H04N9/64 ,  H04N9/67 ,  H04N9/68 ,  H04N9/69 ,  H04N21/426 ,  H04N21/4402

CPC classification number: H04N9/69 ,  H04N19/423 ,  H04N19/436 ,  H04N19/61 ,  H04N21/42638 ,  H04N21/4402 ,  H04N3/08 ,  H04N5/14 ,  H04N5/144 ,  H04N5/4401 ,  H04N5/7458 ,  H04N7/012 ,  H04N7/0135 ,  H04N9/3147 ,  H04N9/642 ,  H04N9/643 ,  H04N9/67 ,  H04N9/68 ,  H04N19/30 ,  H04N2005/7466

Abstract: A digital television system (10) System (10) may receive a video signal at composite video interface and separation circuit (16). The video signal is separated into component form by composite video interface and separation circuit (16). The component video signals are converted to digital component video signals in analog to digital converter circuit (18). Line slicer (14) divides each line of digital component video signal into a plurality of channels such that each channel may be processed in parallel by channel signal processors (22a) through (22d). Each channel signal processor (22a) through (22d) may provide two lines of output for each line of video input. The processed digital component video signals may be formatted for displays (26a) through (26c) in formatters (24a) through (24c). Each formatter (24a) through (24c) may comprise a plurality of first in-first out buffer memories (34a) through (34j). One of each channel signal processors (22a ) through (22d) may be coupled to two of first in-first out buffer memories (34a) through (34j). Additionally, each formatter (24a) through (24c) may comprise channel data format units (38a) through (38d), each associated with a channel of, for example, display (24a). Channel data format units (38a) through (38d) are coupled to appropriate of first in-first out buffer memories (34a) through (34j) via multiplexers (36a) through (36d). Each formatter (24a) through (24c) may remove overlap between channels of system (10) and may format the processed video signal into appropriate channels for displays (26a) through (26c).

Abstract translation: 数字电视系统（10）系统（10）可以在复合视频接口和分离电路（16）处接收视频信号。 视频信号通过复合视频接口和分离电路（16）分离成组件形式。 分量视频信号在模数转换器电路（18）中被转换成数字分量视频信号。 线路限幅器（14）将数字分量视频信号的每一行分成多个通道，使得各信道可以被信道信号处理器（22a）至（22d）并行处理。 每个通道信号处理器（22a）到（22d）可以为每行视频输入提供两行输出。 经处理的数字分量视频信号可以格式化为格式化器（24a）到（24c）中的显示器（26a）至（26c）。 每个格式化器（24a）到（24c）可以包括多个先进先出缓冲存储器（34a）至（34j）。 每个通道信号处理器（22a）至（22d）中的一个可以耦合到两个先进先出的缓冲存储器（34a）至（34j）。 另外，每个格式器（24a）到（24c）可以包括通道数据格式单元（38a）到（38d），每个与例如显示器（24a）的通道相关联。 信道数据格式单元（38a）至（38d）通过多路复用器（36a）到（36d）耦合到适当的先进先出缓冲存储器（34a）至（34j）。 每个格式化器（24a）到（24c）可以去除系统（10）的通道之间的重叠，并且可以将经处理的视频信号格式化成用于显示器（26a）到（26c）的适当通道。