公开(公告)号：US5284104A

公开(公告)日：1994-02-08

申请号：US997217

申请日：1992-12-28

申请人： Masayuki Hori ,  Hideki Goto

发明人： Masayuki Hori ,  Hideki Goto

IPC分类号： D05B21/00 ,  C05C5/04 ,  D05B19/00 ,  D05B19/02 ,  D05B23/00 ,  D05B27/00 ,  D05B29/08 ,  D05B35/00 ,  D05B69/18 ,  D05B69/26 ,  D05C5/02 ,  D05C5/04 ,  D05C5/06 ,  D05C9/04 ,  D05C9/22

CPC分类号： D05B19/12

摘要： An embroidering machine comprised of a common electronic sewing machine having a first controller and an embroidering unit detachably connected to the electronic sewing machine. The operating speed of a main motor of the electronic sewing machine is controlled according to a feed by which an embroidery frame holding a workpiece is moved when forming a stitch of an embroidery pattern. The embroidering unit has a second controller which generates a speed control signal relevant to the feed by which the embroidery frame is moved to form a stitch, the speed control signal is applied through a signal line and a connector to the first controller of the electronic sewing machine, and the first controller controls the operating speed of the main motor according to the speed control signal.

摘要翻译： 一种绣花机，包括具有第一控制器和可拆卸地连接到电子缝纫机的绣花单元的普通电子缝纫机。 电子缝纫机的主电动机的操作速度根据在形成刺绣图案的针迹时保持工件的绣花框架移动的馈送来进行控制。 刺绣单元具有第二控制器，其产生与刺绣框架移动以形成针迹的馈送相关的速度控制信号，速度控制信号通过信号线和连接器施加到电子缝纫的第一控制器 机器，第一控制器根据速度控制信号控制主电机的运行速度。

公开(公告)号：US5252846A

公开(公告)日：1993-10-12

申请号：US908871

申请日：1992-07-07

申请人： Shinichi Tanaka ,  Masayuki Hori ,  Kazunori Kanebako ,  Noriyoshi Tozawa

发明人： Shinichi Tanaka ,  Masayuki Hori ,  Kazunori Kanebako ,  Noriyoshi Tozawa

IPC分类号： H01L29/788 ,  H01L29/792

CPC分类号： H01L29/7885

摘要： A semiconductor memory device containing a number of memory cells each having a floating gate, an erase gate, and a control gate. In a data erasure mode, electrons are discharged from the floating gate into the erase gate. In the semiconductor memory device, an impurity concentration in at least a region of the floating gate overlapping with the erase gate is lower than that of the erase gate.

摘要翻译： 一种包含多个存储单元的半导体存储器件，每个存储单元均具有浮置栅极，擦除栅极和控制栅极。 在数据擦除模式中，电子从浮动栅极放电到擦除栅极。 在半导体存储器件中，与擦除栅极重叠的浮置栅极的至少一个区域中的杂质浓度低于擦除栅极的杂质浓度。

公开(公告)号：US4743677A

公开(公告)日：1988-05-10

申请号：US893267

申请日：1986-08-05

申请人： Toshiharu Noda ,  Nobutaka Fujii ,  Kaoru Morita ,  Masayuki Hori

发明人： Toshiharu Noda ,  Nobutaka Fujii ,  Kaoru Morita ,  Masayuki Hori

IPC分类号： A61K38/00 ,  A61K38/23 ,  C07K14/00 ,  C07K14/575 ,  C07K14/585 ,  G01N33/74 ,  C07K7/36

CPC分类号： C07K14/57527 ,  G01N33/74 ,  A61K38/00 ,  Y02P20/55

摘要： A peptide represented by the following formula: ##STR1## wherein Y means a sulfur atom or methylene group, A stands for Asp or Asn, B denotes Val or Met and C is Asn or Ser, or a salt thereof.

摘要翻译： 由下式表示的肽：其中Y表示硫原子或亚甲基，A表示Asp或Asn，B表示Val或Met，C表示Asn或Ser，或其盐 。