公开(公告)号：US20080266941A1

公开(公告)日：2008-10-30

申请号：US11741890

申请日：2007-04-30

申请人： Charles C. Lee ,  Frank I-Kang Yu ,  David Q. Chow

发明人： Charles C. Lee ,  Frank I-Kang Yu ,  David Q. Chow

IPC分类号： G11C11/00

CPC分类号： G11C8/08 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0076 ,  G11C2211/5647

摘要： Phase-change memory (PCM) cells store data using alloy resistors in high-resistance amorphous and low-resistance crystalline states. The memory cell's reset current can be double a set current, causing peak currents to depend on write data. When all data bits are reset to the amorphous state, a very high peak current is required. To reduce this worst-case peak current, the data is encoded before storage in the PCM cells. An 8/10 encoder adds 2 bits but ensures that no more than half of the data bits are reset. An 8/9 encoder adds an indicator bit, and inverts the 8 bits to ensure that no more than half of the bits are reset. The indicator bit indicates when the 8 bit are inverted, and when the 8 bits are uninverted. Peak currents are thus reduced by encoding to reduce reset data bits.

摘要翻译： 相变存储器（PCM）单元使用高电阻非晶和低电阻晶体状态的合金电阻存储数据。 存储单元的复位电流可以是设定电流的两倍，导致峰值电流取决于写入数据。 当所有数据位复位到非晶态时，都需要非常高的峰值电流。 为了减少这种最坏情况的峰值电流，数据在PCM单元中存储之前进行编码。 8/10编码器增加2位，但确保不超过一半的数据位被复位。 8/9编码器增加一个指示符位，并将8位反相，以确保不超过一半的位被复位。 指示符位指示8位反转时，8位未反相。 因此通过编码减少峰值电流以减少复位数据位。

公开(公告)号：US07440316B1

公开(公告)日：2008-10-21

申请号：US11741890

申请日：2007-04-30

申请人： Charles C. Lee ,  Frank I-Kang Yu ,  David Q. Chow

发明人： Charles C. Lee ,  Frank I-Kang Yu ,  David Q. Chow

IPC分类号： G11C11/00

CPC分类号： G11C8/08 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0076 ,  G11C2211/5647

摘要： Phase-change memory (PCM) cells store data using alloy resistors in high-resistance amorphous and low-resistance crystalline states. The memory cell's reset current can be double a set current, causing peak currents to depend on write data. When all data bits are reset to the amorphous state, a very high peak current is required. To reduce this worst-case peak current, the data is encoded before storage in the PCM cells. An 8/10 encoder adds 2 bits but ensures that no more than half of the data bits are reset. An 8/9 encoder adds an indicator bit, and inverts the 8 bits to ensure that no more than half of the bits are reset. The indicator bit indicates when the 8 bit are inverted, and when the 8 bits are un-inverted. Peak currents are thus reduced by encoding to reduce reset data bits.

摘要翻译： 相变存储器（PCM）单元使用高电阻非晶和低电阻晶体状态的合金电阻存储数据。 存储单元的复位电流可以是设定电流的两倍，导致峰值电流取决于写入数据。 当所有数据位复位到非晶态时，都需要非常高的峰值电流。 为了减少这种最坏情况的峰值电流，数据在PCM单元中存储之前进行编码。 8/10编码器增加2位，但确保不超过一半的数据位被复位。 8/9编码器增加一个指示符位，并将8位反相，以确保不超过一半的位被复位。 指示符位指示8位反转时，8位未反相。 因此通过编码减少峰值电流以减少复位数据位。

公开(公告)号：US07889544B2

公开(公告)日：2011-02-15

申请号：US11770642

申请日：2007-06-28

申请人： David Q. Chow ,  Charles C. Lee ,  Frank I-Kang Yu

发明人： David Q. Chow ,  Charles C. Lee ,  Frank I-Kang Yu

IPC分类号： G11C11/00

CPC分类号： G06F12/0804 ,  G06F12/0238 ,  G06F13/16 ,  G06F13/161 ,  G06F2212/1016 ,  G06F2212/2022 ,  G11C7/10 ,  G11C7/1015 ,  G11C8/08 ,  G11C8/12 ,  G11C13/0004 ,  G11C13/0023 ,  G11C13/0028 ,  G11C13/0061 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2211/5641 ,  G11C2213/79

摘要： Peripheral devices store data in non-volatile phase-change memory (PCM). PCM cells have alloy resistors with high-resistance amorphous states and low-resistance crystalline states. The peripheral device can be a Multi-Media Card/Secure Digital (MMC/SD) card. A PCM controller accesses PCM memory devices. Various routines that execute on a CPU in the PCM controller are activated in response to commands in the host-bus transactions. The PCM system increases the throughput of one or more phase-change memory devices by performing one or more of a read-ahead memory operation, a write-ahead memory write operation, a larger page memory write operation, a wider data bus memory write operation, a multi-channel concurrent multi-bank interleaving memory read or write operation, a write-cache memory write operation, and any combination thereof.

摘要翻译： 外围设备将数据存储在非易失性相变存储器（PCM）中。 PCM单元具有具有高电阻非晶态和低电阻晶体态的合金电阻。 外围设备可以是多媒体卡/安全数字（MMC / SD）卡。 PCM控制器访问PCM存储器设备。 响应于主机总线事务中的命令，激活在PCM控制器中的CPU上执行的各种例程。 PCM系统通过执行预读存储器操作，预写存储器写操作，较大页存储器写操作，更宽数据总线存储器写操作中的一个或多个来增加一个或多个相变存储器件的吞吐量 多通道同时多存储体交错存储器读或写操作，写高速缓存存储器写操作及其任意组合。

公开(公告)号：US07471556B2

公开(公告)日：2008-12-30

申请号：US11748595

申请日：2007-05-15

申请人： David Q. Chow ,  Charles C. Lee ,  Frank I-Kang Yu

发明人： David Q. Chow ,  Charles C. Lee ,  Frank I-Kang Yu

IPC分类号： G11C11/00

CPC分类号： G11C8/08 ,  G11C8/12 ,  G11C13/0004 ,  G11C13/0023 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2213/79

摘要： Phase-change memory (PCM) cells store data using alloy resistors in high-resistance amorphous and low-resistance crystalline states. The time of the memory cell's set-current pulse can be 100 ns, much longer than read or reset times. The write time thus depends on the write data. The very long write-1 time may require wait states. To eliminate wait states for sequential accesses, the PCM cells are divided into 16 banks. Each bank has its own bank write latch that stores data locally at the bank while the bank is being written. Data lines to the banks are freed up to transfer data to other banks once the data is written into the local bank write latch, allowing the long set-current pulse to be applied locally to slowly grow crystals in the alloy resistors. External host data are buffered and applied to the data lines by an array data mux.

摘要翻译： 相变存储器（PCM）单元使用高电阻非晶和低电阻晶体状态的合金电阻存储数据。 存储单元的设定电流脉冲的时间可以是100 ns，比读取或复位时间长得多。 因此，写入时间取决于写入数据。 很长的write-1时间可能需要等待状态。 为了消除顺序访问的等待状态，PCM单元被分成16个存储体。 每个银行都有自己的银行写入锁存器，用于在银行写入时将数据存储在银行当地。 一旦将数据写入本地存储体写入锁存器，就可释放到存储体的数据线将数据传输到其他存储体，从而允许本地施加长的设定电流脉冲以缓慢地在合金电阻器中生长晶体。 外部主机数据通过阵列数据复用器进行缓冲并应用于数据线。

公开(公告)号：US20080298120A1

公开(公告)日：2008-12-04

申请号：US11754332

申请日：2007-05-28

申请人： David Q. Chow ,  Charles C. Lee ,  Frank I-Kang Yu

发明人： David Q. Chow ,  Charles C. Lee ,  Frank I-Kang Yu

IPC分类号： G11C11/00

CPC分类号： G11C11/5678 ,  G11C13/0004 ,  G11C2213/79

摘要： Peripheral devices store data in non-volatile phase-change memory (PCM). PCM cells have alloy resistors with high-resistance amorphous states and low-resistance crystalline states. The peripheral device can be a Serial AT-Attachment (SATA) or integrated device electronics (IDE) PCM solid-state disk or a Multi-Media Card/Secure Digital (MMC/SD) card. A peripheral PCM controller accesses PCM mass storage devices containing PCM memory chips that form a mass-storage device that is block-addressable rather than randomly-addressable. SATA, IDE, or MMC/SD transactions from a host bus are read by a bus transceiver on the peripheral PCM controller. Various routines that execute on a CPU in the peripheral PCM controller are activated in response to commands in the host-bus transactions. A PCM controller in the peripheral controller transfers data from the bus transceiver to the PCM mass storage devices for storage.

摘要翻译： 外围设备将数据存储在非易失性相变存储器（PCM）中。 PCM单元具有具有高电阻非晶态和低电阻晶体态的合金电阻。 外围设备可以是串行AT附件（SATA）或集成设备电子设备（IDE）PCM固态磁盘或多媒体卡/安全数字（MMC / SD）卡。 外围PCM控制器访问包含PCM存储器芯片的PCM大容量存储设备，其形成可寻址的大容量存储设备，而不是可随机寻址的。 来自主机总线的SATA，IDE或MMC / SD事务由外围PCM控制器上的总线收发器读取。 响应于主机总线事务中的命令，激活在外围PCM控制器中的CPU上执行的各种例程。 外围控制器中的PCM控制器将数据从总线收发器传送到PCM大容量存储设备进行存储。

公开(公告)号：US20080285334A1

公开(公告)日：2008-11-20

申请号：US11748595

申请日：2007-05-15

申请人： David Q. Chow ,  Charles C. Lee ,  Frank I-Kang Yu

发明人： David Q. Chow ,  Charles C. Lee ,  Frank I-Kang Yu

IPC分类号： G11C11/00

CPC分类号： G11C8/08 ,  G11C8/12 ,  G11C13/0004 ,  G11C13/0023 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2213/79

摘要： Phase-change memory (PCM) cells store data using alloy resistors in high-resistance amorphous and low-resistance crystalline states. The time of the memory cell's set-current pulse can be 100 ns, much longer than read or reset times. The write time thus depends on the write data. The very long write-1 time may require wait states. To eliminate wait states for sequential accesses, the PCM cells are divided into 16 banks. Each bank has its own bank write latch that stores data locally at the bank while the bank is being written. Data lines to the banks are freed up to transfer data to other banks once the data is written into the local bank write latch, allowing the long set-current pulse to be applied locally to slowly grow crystals in the alloy resistors. External host data are buffered and applied to the data lines by an array data mux.

摘要翻译： 相变存储器（PCM）单元使用高电阻非晶和低电阻晶体状态的合金电阻存储数据。 存储单元的设定电流脉冲的时间可以是100 ns，比读取或复位时间长得多。 因此，写入时间取决于写入数据。 很长的write-1时间可能需要等待状态。 为了消除顺序访问的等待状态，PCM单元被分成16个存储体。 每个银行都有自己的银行写入锁存器，用于在银行写入时将数据存储在银行当地。 一旦将数据写入本地存储体写入锁存器，就可释放到存储体的数据线将数据传输到其他存储体，从而允许本地施加长的设定电流脉冲以缓慢地在合金电阻器中生长晶体。 外部主机数据通过阵列数据复用器进行缓冲并应用于数据线。