公开(公告)号：US5734272A

公开(公告)日：1998-03-31

申请号：US611426

申请日：1996-03-06

申请人： Didier Belot ,  Laurent Dugoujon

发明人： Didier Belot ,  Laurent Dugoujon

IPC分类号： H03K19/00 ,  H03K19/082 ,  H03K19/013 ,  H03K19/0948

CPC分类号： H03K19/0016

摘要： An ECL stage has its current consumption adapted to its operation speed. For this purpose, the load resistor and the bias current source are adjustable so that the product of the current value of the source by the resistor value is substantially constant.

摘要翻译： ECL阶段的电流消耗适应其运行速度。 为此，可以调节负载电阻和偏置电流源，使源极的电流值乘以电阻值大致恒定。

公开(公告)号：US5726651A

公开(公告)日：1998-03-10

申请号：US561517

申请日：1995-11-22

申请人： Didier Belot

发明人： Didier Belot

IPC分类号： H03M9/00 ,  H04J3/04 ,  H04J3/06 ,  H04L7/00 ,  H04Q3/00

CPC分类号： H03M9/00

摘要： A device for serializing binary data includes at least one first multiplexer controlled by a first sampling signal. The first sampling signal is provided by a divider of a phase-locked loop providing a transmission clock signal for serialized data based on a first clock signal of parallel data. The serialization device includes, up-stream from the first multiplexer, a shift register for conferring to the parallel data a delay substantially corresponding to a phase shift between the first clock signal and the first sampling signal.

摘要翻译： 用于串行化二进制数据的装置包括由第一采样信号控制的至少一个第一多路复用器。 第一采样信号由锁相环的除法器提供，该锁相环基于并行数据的第一时钟信号为串行数据提供传输时钟信号。 串行化装置包括来自第一多路复用器的上行移位寄存器，用于向并行数据提供基本上对应于第一时钟信号和第一采样信号之间的相移的延迟。