公开(公告)号：US08407075B2

公开(公告)日：2013-03-26

申请号：US12823417

申请日：2010-06-25

申请人： John M. Lance ,  David B. Cohen ,  Bruce A. Kahn ,  Gregory R. Klouda ,  Ram Krishnamurthy ,  Deborah E. Maurer ,  Frank A. Pavelski ,  Michelle Stoner

发明人： John M. Lance ,  David B. Cohen ,  Bruce A. Kahn ,  Gregory R. Klouda ,  Ram Krishnamurthy ,  Deborah E. Maurer ,  Frank A. Pavelski ,  Michelle Stoner

IPC分类号： G06Q10/00

CPC分类号： G06F3/0482 ,  G06Q10/109

摘要： A method, operable on a processing device, for merging calendar entries may include receiving a plurality of calendar entries each associated with entry identification data. The method may also include comparing by the processing device at least a portion of the entry identification data associated with each of the calendar entries. The method may additionally include merging, by the processing device, the calendar entries based at least in part on comparing of at least the portion of the entry identification data associated with each of the at least two calendar entries. The method may further include comparing at least one time attribute associated with each of the calendar entries and comparing at least one textual attribute associated with each of the calendar entries and basing merging the calendar entries additionally on comparing the time attributes and the textual attributes.

摘要翻译： 可在处理装置上操作用于合并日历条目的方法可以包括接收与条目标识数据相关联的多个日历条目。 该方法还可以包括通过处理设备比较与每个日历条目相关联的条目标识数据的至少一部分。 该方法可以另外包括至少部分地基于与至少两个日历条目中的每一个相关联的条目标识数据的至少一部分的比较来由处理设备合并日历条目。 该方法还可以包括比较与每个日历条目相关联的至少一个时间属性，并比较与每个日历条目相关联的至少一个文本属性，并且在比较时间属性和文本属性的基础上逐步合并日历条目。

公开(公告)号：US20120328097A1

公开(公告)日：2012-12-27

申请号：US13165269

申请日：2011-06-21

申请人： Farhana Sheikh ,  Jesse Walker ,  Sanu K. Mathew ,  Ram Krishnamurthy

发明人： Farhana Sheikh ,  Jesse Walker ,  Sanu K. Mathew ,  Ram Krishnamurthy

IPC分类号： H04L9/28

CPC分类号： H04L9/0861 ,  H04L9/0618 ,  H04L9/0625 ,  H04L9/0631 ,  H04L9/0637 ,  H04L9/0643 ,  H04L9/0816 ,  H04L2209/125 ,  H04L2209/24 ,  H04N1/32277

摘要： Described herein are an apparatus and method for Skein hashing. The apparatus comprises a block cipher operable to receive an input data and to generate a hashed output data by applying Unique Block Iteration (UBI) modes, the block cipher comprising at least two mix and permute logic units which are pipelined by registers; and a counter, coupled to the block cipher, to determine a sequence of the UBI modes and to cause the block cipher to process at least two input data simultaneously for generating the hashed output data.

摘要翻译： 这里描述了用于Skein散列的装置和方法。 该装置包括可以用于接收输入数据并通过应用唯一块迭代（UBI）模式来产生散列输出数据的块密码，所述块密码包括由寄存器流水线化的至少两个混合和置换逻辑单元; 以及耦合到所述块密码的计数器，以确定所述UBI模式的序列，并且使所述块密码同时处理至少两个输入数据以产生所述散列输出数据。

公开(公告)号：US08078662B2

公开(公告)日：2011-12-13

申请号：US11540346

申请日：2006-09-29

申请人： Sanu Mathew ,  Vishak Venkatraman ,  Steven K. Hsu ,  Ram Krishnamurthy

发明人： Sanu Mathew ,  Vishak Venkatraman ,  Steven K. Hsu ,  Ram Krishnamurthy

IPC分类号： G06F7/533

CPC分类号： G11C7/1006 ,  G06F7/533 ,  G06F7/5332 ,  G06F7/5334 ,  G06F7/74

摘要： For one disclosed embodiment, an apparatus comprises first circuitry to output encoded data from an addressable location based at least in part on an address corresponding to a first number, wherein the encoded data is based at least in part on data that corresponds to the first number and that is encoded for partial product reduction, and second circuitry to generate a product based at least in part on the encoded data and on data corresponding to a second number. Other embodiments are also disclosed.

摘要翻译： 对于一个公开的实施例，装置包括至少部分地基于对应于第一号码的地址从可寻址位置输出编码数据的第一电路，其中编码数据至少部分地基于对应于第一号码的数据 并且其被编码用于部分产品减少，以及第二电路，用于至少部分地基于编码数据和对应于第二数量的数据来生成产品。 还公开了其他实施例。

公开(公告)号：US20110113375A1

公开(公告)日：2011-05-12

申请号：US13006364

申请日：2011-01-13

申请人： Paul B. MOODY ,  Cynthia L. Ice ,  Douglas W. Conmy ,  Mary Elizabeth Raven ,  Jodi L. Coppinger ,  Francis D. Bermingham ,  Ram Krishnamurthy

发明人： Paul B. MOODY ,  Cynthia L. Ice ,  Douglas W. Conmy ,  Mary Elizabeth Raven ,  Jodi L. Coppinger ,  Francis D. Bermingham ,  Ram Krishnamurthy

IPC分类号： G06F3/048

CPC分类号： G06F3/0481

摘要： A system and method are provided for generating one or more menus having options that display insights from visualizations. The options presented in the menus enable users to determine relationships between elements of the visualization. The relationships may be displayed textually to enable user to navigate the menus using a keyboard, a text-to-voice converter, and/or pointers.

摘要翻译： 提供了一种系统和方法，用于生成具有从可视化显示洞察力的选项的一个或多个菜单。 菜单中显示的选项使用户能够确定可视化元素的关系。 可以以文字方式显示关系，以使用户能够使用键盘，文本到语音转换器和/或指针来导航菜单。

公开(公告)号：US07693926B2

公开(公告)日：2010-04-06

申请号：US11393392

申请日：2006-03-30

申请人： Sanu Mathew ,  Ram Krishnamurthy ,  Zheng Guo

发明人： Sanu Mathew ,  Ram Krishnamurthy ,  Zheng Guo

IPC分类号： G06F7/38

CPC分类号： G06F7/728 ,  G06F7/722

摘要： A system to process multiplier X and multiplicand Y may include multiplication of a least-significant bit of X and a least-significant w bits of Y to generate a least-significant w bits of product Z. The system may further include determination of whether a least-significant bit of product Z is 1, addition of a least-significant w bits of modulus M to the least-significant w bits of product Z if the least-significant bit of product Z is 1, multiplication of the least-significant bit of X and bits 2w-1:w of Y to generate bits 2w-1:w of product Z, and addition of bits 2w-1:w of modulus M to bits 2w-1:w of product Z if the least-significant bit of product Z is 1. Multiplying the least-significant bit of X and bits 2w-1:w of Y may occur at least partially contemporaneously with multiplying the least-significant bit of X and the least-significant w bits of Y, determining if the least-significant bit of product Z is 1, and adding the least-significant w bits of modulus M to the least-significant w bits of product Z if the least-significant bit of product Z is 1.

摘要翻译： 处理乘法器X和被乘数Y的系统可以包括X的最低有效位和Y的最低有效位W的乘法以产生乘积Z的最低有效w位。系统还可以包括确定是否 如果产品Z的最低有效位为1，乘积Z的最低有效位为1，则将乘积Z的最低有效位加上最低有效W位的模M， 的X和位2w-1：w，以产生乘积Z的位2w-1：w，并将模数M的位2w-1：w加到乘积Z的位2w-1：w，如果最不重要 乘积Z为1.乘以X的最低有效位和Y的位2w-1：w可以至少部分同时与X的最低有效位和Y的最低有效位相乘，从而确定 如果乘积Z的最低有效位为1，并将模数M的最低有效位W加到最小值 如果产品Z的最低有效位为1，则不能产生Z位。

公开(公告)号：US07693925B2

公开(公告)日：2010-04-06

申请号：US11242573

申请日：2005-09-30

申请人： Sanu K. Mathew ,  David L. Harris ,  Ram Krishnamurthy

发明人： Sanu K. Mathew ,  David L. Harris ,  Ram Krishnamurthy

IPC分类号： G06F7/72

CPC分类号： G06F7/728 ,  G06F5/01

摘要： Embodiments of apparatuses and methods for multiplicand shifting in a linear systolic array modular multiplier are disclosed. In one embodiment, an apparatus includes two processing elements of a linear systolic array. One processing element includes multiplication logic, multiplicand shift logic, an adder, modulus logic, and modulus shift logic. The multiplication logic is to multiply a word of the multiplicand and a bit of the multiplier to generate a product. The multiplicand shift logic is to shift the word of the multiplicand. The adder is to add the product to a first running sum to generate a second running sum. The modulus logic is to conditionally add a word of a modulus and the second running sum. The modulus shift logic is to shift the word of the modulus. The next processing element includes logic to multiply the shifted word of the multiplicand and the next bit of the multiplier.

摘要翻译： 公开了在线性收缩阵列模数乘法器中被乘数移位的装置和方法的实施例。 在一个实施例中，装置包括线性收缩阵列的两个处理元件。 一个处理元件包括乘法逻辑，被乘数移位逻辑，加法器，模数逻辑和模移位逻辑。 乘法逻辑是将被乘数的一个乘法和一个乘法器的乘法乘以产生乘积。 被乘数移位逻辑是移位被乘数的字。 加法器将产品加到第一个运行总和以产生第二个运行总和。 模数逻辑是有条件地添加一个单词的模数和第二个运行总和。 模数移位逻辑是移动模数的单词。 下一个处理元件包括用于乘法被乘数的移位的字和乘法器的下一位的逻辑。

公开(公告)号：US20090228555A1

公开(公告)日：2009-09-10

申请号：US12044936

申请日：2008-03-08

申请人： Paul A. Joviak ,  Ram Krishnamurthy ,  Julia Pogrebnyak ,  Anuphinh P. Wanderski

发明人： Paul A. Joviak ,  Ram Krishnamurthy ,  Julia Pogrebnyak ,  Anuphinh P. Wanderski

IPC分类号： G06F15/16

CPC分类号： G06Q10/109 ,  G06Q10/107

摘要： A computer-implemented method of automated contact list determination can include detecting a collaborative event in real time and, responsive to detecting the collaborative event, identifying an owner of an electronic message and at least one contact specified by the electronic message, wherein the electronic message is associated with the collaborative event. The contact can be added to a collaborative contact list for the owner. The method can include determining a collaborative ranking for each contact in the collaborative contact list according to a collaborative history between the owner and that contact, selecting a plurality of contacts from the collaborative contact list according to collaborative ranking, and including each of the plurality of contacts within a dynamic address book of the owner.

摘要翻译： 计算机实现的自动联系人列表确定方法可以包括实时地检测协作事件，并且响应于检测协作事件，识别电子消息的所有者和由电子消息指定的至少一个联系人，其中电子消息 与协作事件相关联。 联系人可以添加到所有者的协作联系人列表中。 该方法可以包括根据所有者和该联系人之间的协作历史来确定协作联系人列表中每个联系人的协作排名，根据协作排名从协作联系人列表中选择多个联系人，并且包括多个 所有者的动态地址簿中的联系人。

公开(公告)号：US20090003589A1

公开(公告)日：2009-01-01

申请号：US11771723

申请日：2007-06-29

申请人： Sanu Mathew ,  Farhana Sheikh ,  Ram Krishnamurthy

发明人： Sanu Mathew ,  Farhana Sheikh ,  Ram Krishnamurthy

IPC分类号： H04L9/28

CPC分类号： H04L9/0631 ,  H04L2209/12

摘要： A system comprises reception of input data of a Galois field GF(2k), mapping of the input data to a composite Galois field GF(2nm), where k=nm, inputting of the mapped input data to an Advanced Encryption Standard round function, performance of two or more iterations of the Advanced Encryption Standard round function in the composite Galois field GF(2nm), reception of output data of a last of the two or more iterations of the Advanced Encryption Standard round function, and mapping of the output data to the Galois field GF(2k).

摘要翻译： 一种系统包括接收伽罗瓦域GF（2k）的输入数据，将输入数据映射到复合伽罗瓦域GF（2nm），其中k = nm，将映射的输入数据输入到高级加密标准循环函数， 在复合伽罗瓦域GF（2nm）中执行高级加密标准循环函数的两次或更多次迭代的执行，对高级加密标准循环函数的两次或更多次迭代的最后一次的输出数据的接收以及输出数据的映射 到Galois字段GF（2k）。

公开(公告)号：US07161992B2

公开(公告)日：2007-01-09

申请号：US10035574

申请日：2001-10-18

申请人： Mark Anders ,  Ram Krishnamurthy

发明人： Mark Anders ,  Ram Krishnamurthy

IPC分类号： H03K9/00

CPC分类号： H04L25/493 ,  H04L25/0272 ,  H04L25/028 ,  H04L25/0292 ,  H04L25/14

摘要： A transition encoded dynamic bus includes an encoder circuit at the input to the bus and a decoder circuit at the output to the bus. The encoder circuit generates a signal indicative of a transition at the input to the bus rather than the actual value at the input. The decoder circuit decodes the transition encoded information to track the appropriate value to be output from the bus.

摘要翻译： 转换编码的动态总线包括总线输入端的编码器电路和总线输出端的解码器电路。 编码器电路产生指示在总线的输入处的转变而不是输入端的实际值的信号。 解码器电路解码转换编码信息以跟踪从总线输出的适当值。

公开(公告)号：US20060221724A1

公开(公告)日：2006-10-05

申请号：US11094811

申请日：2005-03-31

申请人： Atul Maheshwari ,  Sanu Mathew ,  Mark Anders ,  Ram Krishnamurthy

发明人： Atul Maheshwari ,  Sanu Mathew ,  Mark Anders ,  Ram Krishnamurthy

IPC分类号： G11C7/06

CPC分类号： G06F9/3869 ,  G06F7/74

摘要： For one disclosed embodiment, a converter converts 2N-bit data into an N-bit value indicating a number of bits in the data that have a predetermined logical value. The converter includes N comparators, each determining whether the number of bits in the data having the predetermined logical value exceeds a respective one of a plurality of reference values. The N-bit value is generated based on the outputs of the comparators. For another disclosed embodiment, a first delay element delays a signal based on a number of bits in a data value having a predetermined logical value, and a second delay element delays the signal based on a number of bits in a reference value having the predetermined logical value. A comparator then generates a bit value based on the delayed signals.

摘要翻译： 对于一个所公开的实施例，转换器将2个N位数据转换为指示具有预定逻辑值的数据中的位数的N位值。 转换器包括N个比较器，每个比较器确定具有预定逻辑值的数据中的位数是否超过多个参考值中的相应一个。 基于比较器的输出产生N位值。 对于另一个公开的实施例，第一延迟元件基于具有预定逻辑值的数据值中的位数来延迟信号，并且第二延迟元件基于具有预定逻辑的参考值中的位数来延迟该信号 值。 比较器然后基于延迟信号产生位值。