公开(公告)号：US4958276A

公开(公告)日：1990-09-18

申请号：US128585

申请日：1987-12-04

申请人： Atsushi Kiuchi ,  Kenji Kaneko ,  Jun Ishida ,  Tetsuya Nakagawa ,  Yoshimune Hagiwara ,  Takashi Akazawa ,  Tomoru Sato

发明人： Atsushi Kiuchi ,  Kenji Kaneko ,  Jun Ishida ,  Tetsuya Nakagawa ,  Yoshimune Hagiwara ,  Takashi Akazawa ,  Tomoru Sato

IPC分类号： G06F9/22 ,  G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F12/06 ,  G06F15/78

CPC分类号： G06F9/3814 ,  G06F15/7842 ,  G06F9/3802

摘要： In a single chip processor which can be provided with an extended program memory, a high-speed access can be executed without being restricted by the access time for the external program memory when an internal program memory is employed, by varying the effective instruction cycle, and thus a high-speed processing performance for a single chip processor of a stored program type can be attained.

摘要翻译： 在可以设置有扩展程序存储器的单芯片处理器中，通过改变有效指令周期，可以执行高速访问，而不受外部程序存储器的访问时间的限制，通过使用内部程序存储器， 因此能够获得存储节目类型的单芯片处理器的高速处理性能。

公开(公告)号：US4910466A

公开(公告)日：1990-03-20

申请号：US304878

申请日：1989-01-31

申请人： Atsushi Kiuchi ,  Jun Ishida ,  Kenji Kaneko ,  Tetsuya Nakagawa ,  Tomoru Sato ,  Shigeki Masumura ,  Noriyasu Suzuki ,  Yoshimune Hagiwara

发明人： Atsushi Kiuchi ,  Jun Ishida ,  Kenji Kaneko ,  Tetsuya Nakagawa ,  Tomoru Sato ,  Shigeki Masumura ,  Noriyasu Suzuki ,  Yoshimune Hagiwara

IPC分类号： H03K17/00 ,  H03K17/693

CPC分类号： H03K17/693

摘要： A plurality of external input information are added to a selecting circuit. The output of the selecting circuit is fed back as one of the external input information to the selecting circuit. The input signal groups are decoded, and are produced as control signals to specify the external input information in synchronism with clock signals. When the input select signal groups have the non-selection mode, the output that is fed back is necessarily selected.

摘要翻译： 多个外部输入信息被添加到选择电路。 选择电路的输出作为外部输入信息之一反馈给选择电路。 输入信号组被解码，并作为控制信号产生，以便与时钟信号同步地指定外部输入信息。 当输入选择信号组具有非选择模式时，必须选择反馈的输出。

公开(公告)号：US4745581A

公开(公告)日：1988-05-17

申请号：US855928

申请日：1986-04-25

申请人： Tomoru Sato ,  Kenji Kaneko ,  Hirotada Ueda ,  Yoshimune Hagiwara ,  Hitoshi Matsushima ,  Tetsuya Nakagawa ,  Atsushi Kiuchi

发明人： Tomoru Sato ,  Kenji Kaneko ,  Hirotada Ueda ,  Yoshimune Hagiwara ,  Hitoshi Matsushima ,  Tetsuya Nakagawa ,  Atsushi Kiuchi

IPC分类号： G06F11/00 ,  G06F11/07 ,  G06F11/30 ,  G06F11/36 ,  G11C13/00 ,  G11C11/40

CPC分类号： G06F11/3648 ,  G06F11/0721 ,  G06F11/0772

摘要： An LSI system is disclosed in which a plurality of status registers for indicating the internal status of the system are connected to each other so as to form a hierarchical structure and the contents of each of the remaining status registers other than one status register can be transferred to an output register through a bus, to make it possible to provide additional status registers in the system without increasing the number of address signals used and the number of pins connected to external address signal lines.

摘要翻译： 公开了一种LSI系统，其中用于指示系统的内部状态的多个状态寄存器彼此连接以形成分层结构，并且可以传送除了一个状态寄存器之外的每个剩余状态寄存器的内容 通过总线连接到输出寄存器，以便在不增加使用的地址信号数量和连接到外部地址信号线的引脚数的情况下，在系统中提供附加的状态寄存器。