公开(公告)号：US08598909B2

公开(公告)日：2013-12-03

申请号：US13367351

申请日：2012-02-06

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/17764 ,  H03K19/17736

摘要： Some embodiments provide a configurable integrated circuit (IC) comprising multiple deskew circuits for delaying data passage. Each of the deskew circuits comprises a stepwise delay circuit with multiple outputs and an input selection circuit with multiple inputs. Multiple outputs connect to multiple inputs.In some embodiments the configurable IC is a subcycle reconfigurable IC. In some such embodiments each of the deskew circuits further includes a space-time load control circuit for commanding the stepwise delay circuit to load during a selected subcycle. In some embodiments the multiple deskew circuits send data to a trigger circuit. In some such embodiments the trigger circuit triggers a trace buffer to stop recording a data stream. In some such embodiments the trigger circuit triggers the trace buffer to stop after a programmable delay.

摘要翻译： 一些实施例提供了一种包括用于延迟数据通过的多个偏移电路的可配置集成电路（IC）。 每个偏移电路包括具有多个输出的逐步延迟电路和具有多个输入的输入选择电路。 多个输出连接到多个输入。 在一些实施例中，可配置IC是子周期可重新配置的IC。 在一些这样的实施例中，每个歪斜电路还包括空时负载控制电路，用于在选定的子周期期间命令逐步延迟电路加载。 在一些实施例中，多个偏移电路将数据发送到触发电路。 在一些这样的实施例中，触发电路触发跟踪缓冲器来停止记录数据流。 在一些这样的实施例中，触发电路在可编程延迟之后触发跟踪缓冲器停止。

公开(公告)号：US07839162B2

公开(公告)日：2010-11-23

申请号：US11769702

申请日：2007-06-27

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/17764 ,  H03K19/17736

摘要： Some embodiments provide a configurable integrated circuit (IC) comprising multiple deskew circuits for delaying data passage. Each of the deskew circuits comprises a stepwise delay circuit with multiple outputs and an input selection circuit with multiple inputs. Multiple outputs connect to multiple inputs. In some embodiments the configurable IC is a subcycle reconfigurable IC. In some such embodiments each of the deskew circuits further includes a space-time load control circuit for commanding the stepwise delay circuit to load during a selected subcycle. In some embodiments the multiple deskew circuits send data to trigger circuit. In some such embodiments the trigger circuit triggers a trace buffer to stop recording a data stream. In some such embodiments the trigger circuit triggers the trace buffer to stop after a programmable delay.

摘要翻译： 一些实施例提供了一种包括用于延迟数据通过的多个偏移电路的可配置集成电路（IC）。 每个偏移电路包括具有多个输出的逐步延迟电路和具有多个输入的输入选择电路。 多个输出连接到多个输入。 在一些实施例中，可配置IC是子周期可重新配置的IC。 在一些这样的实施例中，每个歪斜电路还包括空时负载控制电路，用于在选定的子周期期间命令逐步延迟电路加载。 在一些实施例中，多个偏移电路将数据发送到触发电路。 在一些这样的实施例中，触发电路触发跟踪缓冲器来停止记录数据流。 在一些这样的实施例中，触发电路在可编程延迟之后触发跟踪缓冲器停止。

公开(公告)号：US20070241781A1

公开(公告)日：2007-10-18

申请号：US11081850

申请日：2005-03-15

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/1776

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The IC includes several non-configurable memories for storing and outputting data. The IC also includes several configurable logic circuits that each can configurably perform a set of functions, and several configurable interconnect circuits that each can configurably perform a set of connection operations. The IC further includes several multiplexers, each multiplexer having input, output, and select terminal sets. During the operation of the IC, at least a first multiplexer's input terminal set receives the output of a first memory from a set of configurable interconnect circuits, while the select terminal set receives a set of select signals from at least one configurable logic circuit that direct the multiplexer to output a sub-set of the first memory's output data along the first multiplexer's output terminal set.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 IC包括用于存储和输出数据的几个不可配置的存储器。 IC还包括几个可配置地执行一组功能的可配置逻辑电路，以及每个可配置地执行一组连接操作的几个可配置的互连电路。 IC还包括多个多路复用器，每个复用器具有输入，输出和选择端子组。 在IC的操作期间，至少第一多路复用器的输入端子组从一组可配置互连电路接收第一存储器的输出，而选择端子组从至少一个可配置的逻辑电路接收一组选择信号， 所述多路复用器沿着所述第一多路复用器的输出端子组输出所述第一存储器的输出数据的子集。

公开(公告)号：US20050055624A1

公开(公告)日：2005-03-10

申请号：US10828517

申请日：2004-04-19

申请人： Edward Seeman ,  Mike McGuffee ,  Mark Condon ,  Mark Weiser ,  Brad Hutchings

发明人： Edward Seeman ,  Mike McGuffee ,  Mark Condon ,  Mark Weiser ,  Brad Hutchings

IPC分类号： G06F17/24 ,  G09B5/06 ,  G06F17/60

CPC分类号： G09B5/062 ,  G06F17/243

摘要： A computerized method, a computer-readable medium, and a system each pertain to the creation of an electronic literary work on a computer system. According to a representative methodology, a first working area of an application program is populated with selected digital images from an archive image set, to generate a contact sheet view comprising an imported image set. A second working area is populated with selected images from the imported image set to establish a working image set which is arrange into a selected storyboard sequence. Respective image data is associated with at least some of the digital images within the working set to define pairs of companion image items which are then displayed according to the storyboard sequence. An electronic literary work produced according to such a methodology is also provided.

摘要翻译： 计算机化方法，计算机可读介质和系统，每个都涉及在计算机系统上创建电子文学作品。 根据代表性的方法，应用程序的第一工作区域从存档图像集中填充所选择的数字图像，以生成包括导入的图像集合的联系人页面视图。 第二个工作区域填充有导入图像集中的选定图像，以建立一个安排到所选故事板序列中的工作图像集。 相应的图像数据与工作集中的至少一些数字图像相关联，以定义随后根据故事板序列显示的伴随图像项目对。 还提供了根据这种方法制作的电子文学作品。

公开(公告)号：US20110089969A1

公开(公告)日：2011-04-21

申请号：US12952177

申请日：2010-11-22

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/17764 ,  H03K19/17736

摘要： Some embodiments provide a configurable integrated circuit (IC) comprising multiple deskew circuits for delaying data passage. Each of the deskew circuits comprises a stepwise delay circuit with multiple outputs and an input selection circuit with multiple inputs. Multiple outputs connect to multiple inputs.In some embodiments the configurable IC is a subcycle reconfigurable IC. In some such embodiments each of the deskew circuits further includes a space-time load control circuit for commanding the stepwise delay circuit to load during a selected subcycle. In some embodiments the multiple deskew circuits send data to a trigger circuit. In some such embodiments the trigger circuit triggers a trace buffer to stop recording a data stream. In some such embodiments the trigger circuit triggers the trace buffer to stop after a programmable delay.

摘要翻译： 一些实施例提供了一种包括用于延迟数据通过的多个偏移电路的可配置集成电路（IC）。 每个偏移电路包括具有多个输出的逐步延迟电路和具有多个输入的输入选择电路。 多个输出连接到多个输入。 在一些实施例中，可配置IC是子周期可重新配置的IC。 在一些这样的实施例中，每个歪斜电路还包括空时负载控制电路，用于在选定的子周期期间命令逐步延迟电路加载。 在一些实施例中，多个偏移电路将数据发送到触发电路。 在一些这样的实施例中，触发电路触发跟踪缓冲器来停止记录数据流。 在一些这样的实施例中，触发电路在可编程延迟之后触发跟踪缓冲器停止。

公开(公告)号：US07825684B2

公开(公告)日：2010-11-02

申请号：US11081850

申请日：2005-03-15

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/1776

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The IC includes several non-configurable memories for storing and outputting data. The IC also includes several configurable logic circuits that each can configurably perform a set of functions, and several configurable interconnect circuits that each can configurably perform a set of connection operations. The IC further includes several multiplexers, each multiplexer having input, output, and select terminal sets. During the operation of the IC, at least a first multiplexer's input terminal set receives the output of a first memory from a set of configurable interconnect circuits, while the select terminal set receives a set of select signals from at least one configurable logic circuit that direct the multiplexer to output a sub-set of the first memory's output data along the first multiplexer's output terminal set.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 IC包括用于存储和输出数据的几个不可配置的存储器。 IC还包括几个可配置地执行一组功能的可配置逻辑电路，以及每个可配置地执行一组连接操作的几个可配置的互连电路。 IC还包括多个多路复用器，每个复用器具有输入，输出和选择端子组。 在IC的操作期间，至少第一多路复用器的输入端子组从一组可配置互连电路接收第一存储器的输出，而选择端子组从至少一个可配置的逻辑电路接收一组选择信号， 所述多路复用器沿着所述第一多路复用器的输出端子组输出所述第一存储器的输出数据的子集。

公开(公告)号：US07816944B2

公开(公告)日：2010-10-19

申请号：US11926100

申请日：2007-10-28

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/1737 ,  H03K19/17728 ,  H03K19/17736 ,  H03K19/17748 ,  H03K19/17796

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). This IC includes several configurable circuits for receiving configuration data and configurably performing a set of operations based on the configuration data. It also includes several hybrid circuits. Each particular hybrid circuit can interchangeably perform as either a logic circuit or an interconnect circuit in the configurable IC.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 该IC包括用于接收配置数据并且可配置地基于配置数据执行一组操作的多个可配置电路。 它还包括几个混合电路。 每个特定的混合电路可以互换地作为可配置IC中的逻辑电路或互连电路执行。

公开(公告)号：US20090002022A1

公开(公告)日：2009-01-01

申请号：US11769702

申请日：2007-06-27

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/17764 ,  H03K19/17736

摘要： Some embodiments provide a configurable integrated circuit (IC) comprising multiple deskew circuits for delaying data passage. Each of the deskew circuits comprises a stepwise delay circuit with multiple outputs and an input selection circuit with multiple inputs. Multiple outputs connect to multiple inputs.In some embodiments the configurable IC is a subcycle reconfigurable IC. In some such embodiments each of the deskew circuits further includes a space-time load control circuit for commanding the stepwise delay circuit to load during a selected subcycle. In some embodiments the multiple deskew circuits send data to trigger circuit. In some such embodiments the trigger circuit triggers a trace buffer to stop recording a data stream. In some such embodiments the trigger circuit triggers the trace buffer to stop after a programmable delay.

摘要翻译： 一些实施例提供了一种包括用于延迟数据通过的多个偏移电路的可配置集成电路（IC）。 每个偏移电路包括具有多个输出的逐步延迟电路和具有多个输入的输入选择电路。 多个输出连接到多个输入。 在一些实施例中，可配置IC是子周期可重新配置的IC。 在一些这样的实施例中，每个歪斜电路还包括空时负载控制电路，用于在选定的子周期期间命令逐步延迟电路加载。 在一些实施例中，多个偏移电路将数据发送到触发电路。 在一些这样的实施例中，触发电路触发跟踪缓冲器来停止记录数据流。 在一些这样的实施例中，触发电路在可编程延迟之后触发跟踪缓冲器停止。

公开(公告)号：US20120200314A1

公开(公告)日：2012-08-09

申请号：US13367351

申请日：2012-02-06

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/17764 ,  H03K19/17736

摘要： Some embodiments provide a configurable integrated circuit (IC) comprising multiple deskew circuits for delaying data passage. Each of the deskew circuits comprises a stepwise delay circuit with multiple outputs and an input selection circuit with multiple inputs. Multiple outputs connect to multiple inputs.In some embodiments the configurable IC is a subcycle reconfigurable IC. In some such embodiments each of the deskew circuits further includes a space-time load control circuit for commanding the stepwise delay circuit to load during a selected subcycle. In some embodiments the multiple deskew circuits send data to a trigger circuit. In some such embodiments the trigger circuit triggers a trace buffer to stop recording a data stream. In some such embodiments the trigger circuit triggers the trace buffer to stop after a programmable delay.

摘要翻译： 一些实施例提供了一种包括用于延迟数据通过的多个偏移电路的可配置集成电路（IC）。 每个偏移电路包括具有多个输出的逐步延迟电路和具有多个输入的输入选择电路。 多个输出连接到多个输入。 在一些实施例中，可配置IC是子周期可重新配置的IC。 在一些这样的实施例中，每个歪斜电路还包括空时负载控制电路，用于在选定的子周期期间命令逐步延迟电路加载。 在一些实施例中，多个偏移电路将数据发送到触发电路。 在一些这样的实施例中，触发电路触发跟踪缓冲器来停止记录数据流。 在一些这样的实施例中，触发电路在可编程延迟之后触发跟踪缓冲器停止。

公开(公告)号：US08143915B2

公开(公告)日：2012-03-27

申请号：US12952177

申请日：2010-11-22

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/17764 ,  H03K19/17736

摘要： Some embodiments provide a configurable integrated circuit (IC) comprising multiple deskew circuits for delaying data passage. Each of the deskew circuits comprises a stepwise delay circuit with multiple outputs and an input selection circuit with multiple inputs. Multiple outputs connect to multiple inputs.

摘要翻译： 一些实施例提供了一种包括用于延迟数据通过的多个偏移电路的可配置集成电路（IC）。 每个偏移电路包括具有多个输出的逐步延迟电路和具有多个输入的输入选择电路。 多个输出连接到多个输入。