公开(公告)号：US07765249B1

公开(公告)日：2010-07-27

申请号：US11269518

申请日：2005-11-07

申请人： Daniel J. Pugh ,  Herman Schmit ,  Jason Redgrave ,  Andrew Caldwell

发明人： Daniel J. Pugh ,  Herman Schmit ,  Jason Redgrave ,  Andrew Caldwell

IPC分类号： G06F7/38 ,  G06F7/52

CPC分类号： G06F7/5324 ,  H03K19/17728 ,  H03K19/17736

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The configurable IC includes a set of configurable logic circuits for configurably performing a set of functions on a set of inputs. The IC also includes several input select interconnect circuits for selecting the input set supplied to each configurable logic circuit. Each input select interconnect circuit is associated with a particular configurable logic circuit. When a configurable logic circuit is used to perform a multiplication operation, at least one of its associated input select interconnect circuits performs a logic operation that implements part of the multiplication operation.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 可配置IC包括一组可配置逻辑电路，用于在一组输入上可配置地执行一组功能。 IC还包括用于选择提供给每个可配置逻辑电路的输入组的多个输入选择互连电路。 每个输入选择互连电路与特定的可配置逻辑电路相关联。 当可配置逻辑电路用于执行乘法运算时，其相关联的输入选择互连电路中的至少一个执行实现乘法运算的一部分的逻辑运算。

公开(公告)号：US07609085B1

公开(公告)日：2009-10-27

申请号：US11371198

申请日：2006-03-08

申请人： Herman Schmit ,  Andrew Caldwell ,  Steven Teig

发明人： Herman Schmit ,  Andrew Caldwell ,  Steven Teig

IPC分类号： G03F7/38 ,  H03K19/173 ,  H01L25/00 ,  H03K19/20 ,  H03K19/094

CPC分类号： H03K19/17728 ,  H03K19/17748

摘要： Some embodiments provide a configurable integrated circuit with a tile. The tile has a first input multiplexer (IMUX), a second IMUX, and a look up table (LUT). The first IMUX is configured as a two-input multiplexer. The second IMUX is also configured as a two-input multiplexer. The LUT is also configured as a third two-input multiplexer. An output of the first IMUX is connected to the first input of the LUT, an output of the second IMUX is connected to the second input of the LUT. A third input of the LUT accepts a selection bit.

摘要翻译： 一些实施例提供具有瓦片的可配置集成电路。 瓦片具有第一输入多路复用器（IMUX），第二IMUX和查找表（LUT）。 第一个IMUX配置为双输入多路复用器。 第二个IMUX也被配置为双输入多路复用器。 LUT也被配置为第三个双输入多路复用器。 第一IMUX的输出连接到LUT的第一输入，第二IMUX的输出连接到LUT的第二输入端。 LUT的第三个输入接受一个选择位。

公开(公告)号：US07530033B2

公开(公告)日：2009-05-05

申请号：US11269141

申请日：2005-11-07

申请人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

发明人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

IPC分类号： G06F17/50

CPC分类号： G06F17/5054 ,  G06F17/505 ,  H03K19/1737 ,  H03K19/177

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The configurable IC includes a set of multiplexers that each has a set of input terminals, a set of output terminals, and a set of select terminals. The set of multiplexers includes a group of multiplexers, where at least one input terminal of each multiplexer in the group is a permanently inverting input terminal. During at least a set of cycles during the operation of the configurable IC, several multiplexers in the group of multiplexers are used to implement a particular function.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 可配置IC包括一组多路复用器，每组具有一组输入端子，一组输出端子和一组选择端子。 该组多路复用器包括一组多路复用器，其中组中的每个多路复用器的至少一个输入端是永久反相输入端。 在可配置IC的操作期间的至少一组周期期间，使用多路复用器组中的多个多路复用器来实现特定功能。

公开(公告)号：US08726213B2

公开(公告)日：2014-05-13

申请号：US12414660

申请日：2009-03-30

申请人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

发明人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

IPC分类号： G06F17/50

CPC分类号： G06F17/5054 ,  G06F17/505 ,  H03K19/1737 ,  H03K19/177

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The configurable IC includes a set of multiplexers that each has a set of input terminals, a set of output terminals, and a set of select terminals. The set of multiplexers includes a group of multiplexers, where at least one input terminal of each multiplexer in the group is a permanently inverting input terminal. During at least a set of cycles during the operation of the configurable IC, several multiplexers in the group of multiplexers are used to implement a particular function.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 可配置IC包括一组多路复用器，每组具有一组输入端子，一组输出端子和一组选择端子。 该组多路复用器包括一组多路复用器，其中组中的每个多路复用器的至少一个输入端是永久反相输入端。 在可配置IC的操作期间的至少一组周期期间，使用多路复用器组中的多个多路复用器来实现特定功能。

公开(公告)号：US20090243651A1

公开(公告)日：2009-10-01

申请号：US12414660

申请日：2009-03-30

申请人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

发明人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

IPC分类号： H03K19/173

CPC分类号： G06F17/5054 ,  G06F17/505 ,  H03K19/1737 ,  H03K19/177

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The configurable IC includes a set of multiplexers that each has a set of input terminals, a set of output terminals, and a set of select terminals. The set of multiplexers includes a group of multiplexers, where at least one input terminal of each multiplexer in the group is a permanently inverting input terminal. During at least a set of cycles during the operation of the configurable IC, several multiplexers in the group of multiplexers are used to implement a particular function.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 可配置IC包括一组多路复用器，每组具有一组输入端子，一组输出端子和一组选择端子。 该组多路复用器包括一组多路复用器，其中组中的每个多路复用器的至少一个输入端是永久反相输入端。 在可配置IC的操作期间的至少一组周期期间，使用多路复用器组中的多个多路复用器来实现特定功能。

公开(公告)号：US20070257700A1

公开(公告)日：2007-11-08

申请号：US11269141

申请日：2005-11-07

申请人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

发明人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

IPC分类号： H03K19/173

CPC分类号： G06F17/5054 ,  G06F17/505 ,  H03K19/1737 ,  H03K19/177

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The configurable IC includes a set of multiplexers that each has a set of input terminals, a set of output terminals, and a set of select terminals. The set of multiplexers includes a group of multiplexers, where at least one input terminal of each multiplexer in the group is a permanently inverting input terminal. During at least a set of cycles during the operation of the configurable IC, several multiplexers in the group of multiplexers are used to implement a particular function.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 可配置IC包括一组多路复用器，每组具有一组输入端子，一组输出端子和一组选择端子。 该组多路复用器包括一组多路复用器，其中组中的每个多路复用器的至少一个输入端是永久反相输入端。 在可配置IC的操作期间的至少一组周期期间，使用多路复用器组中的多个多路复用器来实现特定功能。

公开(公告)号：US20070285124A1

公开(公告)日：2007-12-13

申请号：US11757982

申请日：2007-06-04

申请人： Herman Schmit ,  Jason Redgrave

发明人： Herman Schmit ,  Jason Redgrave

IPC分类号： H03K19/177

CPC分类号： G11C5/025 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H03K19/17736 ,  H03K19/1776 ,  H01L2924/00014 ,  H01L2924/00

摘要： Some embodiments of the invention provide a configurable IC that includes several configurable computational tiles and several memory tiles. These tiles are arranged in a particular tile arrangement. Each computational tile has a set of configurable logic circuits for configurably performing a plurality of computations and a set of configurable routing circuits. The routing circuits of the tiles configurably route signals between configurable logic circuits. The configurable IC also has several memory arrays for storing data on which the logic circuit perform computation. The memory arrays are embedded in the tile arrangement between two sets of memory tiles, where each set of memory tiles includes a set of routing circuits. In this IC, at least a first memory tile has the same set of configurable routing circuits as at least a second computational tile.

摘要翻译： 本发明的一些实施例提供了一种可配置的IC，其包括若干可配置的计算瓦片和几个存储器瓦片。 这些瓦片被布置成特定的瓦片布置。 每个计算瓦片具有用于可配置地执行多个计算的一组可配置逻辑电路和一组可配置路由电路。 瓦片的路由电路可配置地在可配置逻辑电路之间路由信号。 可配置IC还具有多个用于存储逻辑电路执行计算的数据的存储器阵列。 存储器阵列嵌入在两组存储器片之间的瓦片布置中，其中每组存储器瓦片包括一组路由电路。 在该IC中，至少第一存储器块具有与至少第二计算块相同的一组可配置路由电路。

公开(公告)号：US07652499B2

公开(公告)日：2010-01-26

申请号：US11926092

申请日：2007-10-28

申请人： Herman Schmit ,  Jason Redgrave

发明人： Herman Schmit ,  Jason Redgrave

IPC分类号： H03K19/177

CPC分类号： H03K19/17728 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/15311 ,  H03K19/17736 ,  H03K19/1776 ,  H01L2924/00014

摘要： Some embodiments of the invention provide a configurable IC that includes several configurable computational tiles and several memory tiles. Each computational tile has a set of configurable logic circuits for configurably performing a plurality of computations and a set of configurable routing circuits. The routing circuits of the tiles configurably route signals between configurable logic circuits. Each memory tiles includes a set of routing circuits and a memory array for storing data on which the logic circuit perform computation. In this IC, at least a first memory tile has the same set of configurable routing circuits as at least a second computational tile.

摘要翻译： 本发明的一些实施例提供了一种可配置的IC，其包括若干可配置的计算瓦片和几个存储器瓦片。 每个计算瓦片具有用于可配置地执行多个计算的一组可配置逻辑电路和一组可配置路由电路。 瓦片的路由电路可配置地在可配置逻辑电路之间路由信号。 每个存储器片包括一组路由电路和用于存储逻辑电路执行计算的数据的存储器阵列。 在该IC中，至少第一存储器块具有与至少第二计算块相同的一组可配置路由电路。

公开(公告)号：US07420389B2

公开(公告)日：2008-09-02

申请号：US11733158

申请日：2007-04-09

申请人： Herman Schmit ,  Jason Redgrave

发明人： Herman Schmit ,  Jason Redgrave

IPC分类号： G06F7/38 ,  H03K19/173 ,  H01L25/00

CPC分类号： H03K19/1774 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/15311 ,  H03K19/17748 ,  H01L2924/00014 ,  H01L2924/00

摘要： Some embodiments of the invention provide a reconfigurable IC that has several reconfigurable circuits. Each reconfigurable circuit for configurably performing a set of operations and for reconfiguring at a first frequency. The reconfigurable IC also has at least one reconfiguration signal generator for receiving a clock signal at a second frequency and producing a set of reconfiguration signals with a third frequency. The reconfiguration signals are supplied to the reconfigurable circuits to direct the reconfiguration of the reconfigurable circuits at the first frequency.

摘要翻译： 本发明的一些实施例提供了具有几个可重构电路的可重新配置的IC。 每个可重构电路，用于可配置地执行一组操作并且以第一频率进行重新配置。 可重配置IC还具有至少一个重新配置信号发生器，用于以第二频率接收时钟信号并产生具有第三频率的一组重新配置信号。 重配置信号被提供给可重新配置电路以引导可重构电路在第一频率的重新配置。

公开(公告)号：US20080116931A1

公开(公告)日：2008-05-22

申请号：US11926092

申请日：2007-10-28

申请人： Herman Schmit ,  Jason Redgrave

发明人： Herman Schmit ,  Jason Redgrave

IPC分类号： H01L25/00

CPC分类号： H03K19/17728 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/15311 ,  H03K19/17736 ,  H03K19/1776 ,  H01L2924/00014

摘要： Some embodiments of the invention provide a configurable IC that includes several configurable computational tiles and several memory tiles. Each computational tile has a set of configurable logic circuits for configurably performing a plurality of computations and a set of configurable routing circuits. The routing circuits of the tiles configurably route signals between configurable logic circuits. Each memory tiles includes a set of routing circuits and a memory array for storing data on which the logic circuit perform computation. In this IC, at least a first memory tile has the same set of configurable routing circuits as at least a second computational tile.

摘要翻译： 本发明的一些实施例提供了一种可配置的IC，其包括若干可配置的计算瓦片和几个存储器瓦片。 每个计算瓦片具有用于可配置地执行多个计算的一组可配置逻辑电路和一组可配置路由电路。 瓦片的路由电路可配置地在可配置逻辑电路之间路由信号。 每个存储器片包括一组路由电路和用于存储逻辑电路执行计算的数据的存储器阵列。 在该IC中，至少第一存储器块具有与至少第二计算块相同的一组可配置路由电路。