公开(公告)号：US20150380067A1

公开(公告)日：2015-12-31

申请号：US14318685

申请日：2014-06-29

申请人： Prabhjot Singh ,  Hemant Nautiyal ,  Amit Rao

发明人： Prabhjot Singh ,  Hemant Nautiyal ,  Amit Rao

IPC分类号： G11C7/22 ,  G11C7/10

CPC分类号： G11C7/1057 ,  G06F13/1689 ,  G11C7/1066

摘要： A system provides synchronous read data sampling between a memory and a memory controller, which includes an asynchronous FIFO buffer and which outputs a clock and other control signals. An outbound control signal (e.g., read_enable) is used to time-stamp the beginning of a read access using a clock edge counter. The incoming read data is qualified based on the time-stamped value of the read_enable signal plus typical access latency by counting FIFO pops. The system performs correct data sampling irrespective of propagation delays between the controller and memory. The system may be implemented in a System on a Chip (SOC) device having a synchronous communication system.

摘要翻译： 系统提供存储器和存储器控制器之间的同步读取数据采样，存储器控制器包括异步FIFO缓冲器，并输出时钟和其他控制信号。 使用出站控制信号（例如，read_enable）来使用时钟边缘计数器对读取访问的开始进行时间戳。 通过计数FIFO弹出，基于read_enable信号的时间戳值加上典型访问延迟来限定输入读取数据。 系统执行正确的数据采样，而不管控制器和存储器之间的传播延迟。 该系统可以在具有同步通信系统的片上系统（SOC）设备中实现。

公开(公告)号：US07814253B2

公开(公告)日：2010-10-12

申请号：US11735511

申请日：2007-04-16

申请人： Harendran Kethareswaran ,  Amit Rao

发明人： Harendran Kethareswaran ,  Amit Rao

IPC分类号： G06F13/14 ,  G06F13/38 ,  G06F13/36

CPC分类号： G06F13/364

摘要： An aspect of the present invention provides an arbiter which grants a request (to access a resource) in the same clock cycle as in which the requests from requesters is received. In one embodiment, such a feature may be provided in case of arbitration policies requiring state information from previous grants. In another embodiment, such a feature may be provided when the arbitration policy is programmable such that the same arbiter can be used for different arbitration policies.

摘要翻译： 本发明的一个方面提供了一种仲裁器，该仲裁器在接收到来自请求者的请求的相同时钟周期中授予请求（访问资源）。 在一个实施例中，可以在要求来自先前授权的状态信息的仲裁策略的情况下提供这样的特征。 在另一个实施例中，当仲裁策略是可编程的，可以提供这样的特征，使得相同的仲裁器可以用于不同的仲裁策略。

公开(公告)号：US08990549B2

公开(公告)日：2015-03-24

申请号：US13547045

申请日：2012-07-12

申请人： Hemant Nautiyal ,  Nitin Gera ,  Amit Rao ,  Prabhjot Singh

发明人： Hemant Nautiyal ,  Nitin Gera ,  Amit Rao ,  Prabhjot Singh

IPC分类号： G06F9/44

CPC分类号： G06F9/4408

摘要： A method and system for booting an electronic device from a NAND flash memory includes a NAND flash controller that receives an event trigger for fetching a pre-boot code stored in the NAND flash memory. Based on the event trigger type, booting parameters are loaded into the controller including a boot frequency of the NAND flash memory. The controller searches for a good memory block in which the pre-boot code is stored by checking the first and second or the first and last pages of a memory block and fetches a portion or the entire pre-boot code based on the event trigger type at the boot frequency.

摘要翻译： 用于从NAND闪速存储器引导电子设备的方法和系统包括NAND闪存控制器，其接收用于获取存储在NAND闪速存储器中的预引导代码的事件触发。 基于事件触发类型，引导参数被加载到控制器中，包括NAND闪存的引导频率。 控制器通过检查存储器块的第一和第二或第一页和最后一页来搜索存储预引导代码的良好存储器块，并且基于事件触发类型获取部分或整个预引导代码 在引导频率。

公开(公告)号：US20140019741A1

公开(公告)日：2014-01-16

申请号：US13547045

申请日：2012-07-12

申请人： Hemant Nautiyal ,  Nitin Gera ,  Amit Rao ,  Prabhjot Singh

发明人： Hemant Nautiyal ,  Nitin Gera ,  Amit Rao ,  Prabhjot Singh

IPC分类号： G06F9/445

CPC分类号： G06F9/4408

摘要： A method and system for booting an electronic device from a NAND flash memory includes a NAND flash controller that receives an event trigger for fetching a pre-boot code stored in the NAND flash memory. Based on the event trigger type, booting parameters are loaded into the controller including a boot frequency of the NAND flash memory. The controller searches for a good memory block in which the pre-boot code is stored by checking the first and second or the first and last pages of a memory block and fetches a portion or the entire pre-boot code based on the event trigger type at the boot frequency.

摘要翻译： 用于从NAND闪速存储器引导电子设备的方法和系统包括NAND闪存控制器，其接收用于获取存储在NAND闪速存储器中的预引导代码的事件触发。 基于事件触发类型，引导参数被加载到控制器中，包括NAND闪存的引导频率。 控制器通过检查存储器块的第一和第二或第一页和最后一页来搜索存储预引导代码的良好存储器块，并且基于事件触发类型获取部分或整个预引导代码 在引导频率。

公开(公告)号：US20080256279A1

公开(公告)日：2008-10-16

申请号：US11735511

申请日：2007-04-16

申请人： Harendran Kethareswaran ,  Amit Rao

发明人： Harendran Kethareswaran ,  Amit Rao

IPC分类号： G06F13/14

CPC分类号： G06F13/364

摘要： An aspect of the present invention provides an arbiter which grants a request (to access a resource) in the same clock cycle as in which the requests from requesters is received. In one embodiment, such a feature may be provided in case of arbitration policies requiring state information from previous grants. In another embodiment, such a feature may be provided when the arbitration policy is programmable such that the same arbiter can be used for different arbitration policies.

摘要翻译： 本发明的一个方面提供了一种仲裁器，该仲裁器在接收到来自请求者的请求的相同时钟周期中授予请求（访问资源）。 在一个实施例中，可以在要求来自先前授权的状态信息的仲裁策略的情况下提供这样的特征。 在另一个实施例中，当仲裁策略是可编程的，可以提供这样的特征，使得相同的仲裁器可以用于不同的仲裁策略。

公开(公告)号：US09355691B2

公开(公告)日：2016-05-31

申请号：US14318685

申请日：2014-06-29

申请人： Prabhjot Singh ,  Hemant Nautiyal ,  Amit Rao

发明人： Prabhjot Singh ,  Hemant Nautiyal ,  Amit Rao

IPC分类号： G06F13/00 ,  G11C7/10 ,  G06F13/16

CPC分类号： G11C7/1057 ,  G06F13/1689 ,  G11C7/1066

摘要： A system provides synchronous read data sampling between a memory and a memory controller, which includes an asynchronous FIFO buffer and which outputs a clock and other control signals. An outbound control signal (e.g., read_enable) is used to time-stamp the beginning of a read access using a clock edge counter. The incoming read data is qualified based on the time-stamped value of the read_enable signal plus typical access latency by counting FIFO pops. The system performs correct data sampling irrespective of propagation delays between the controller and memory. The system may be implemented in a System on a Chip (SOC) device having a synchronous communication system.

摘要翻译： 系统提供存储器和存储器控制器之间的同步读取数据采样，存储器控制器包括异步FIFO缓冲器，并输出时钟和其他控制信号。 使用出站控制信号（例如，read_enable）来使用时钟边缘计数器对读取访问的开始进行时间戳。 通过计数FIFO弹出，基于read_enable信号的时间戳值加上典型访问延迟来限定输入读取数据。 系统执行正确的数据采样，而不管控制器和存储器之间的传播延迟。 该系统可以在具有同步通信系统的片上系统（SOC）设备中实现。