公开(公告)号：US5665214A

公开(公告)日：1997-09-09

申请号：US433813

申请日：1995-05-03

申请人： Armando Iturralde

发明人： Armando Iturralde

IPC分类号： C23C14/00 ,  C23C14/54 ,  C23C16/52 ,  C23C14/34

CPC分类号： C23C14/545 ,  C23C14/0042 ,  C23C16/52

摘要： A film deposition control system and method in which a deposition rate monitor and an ellipsometer are used to control the thickness of a thin film being deposited on a wafer. The ellipsometer is also used to detect the refractive index of the thin film being deposited, and the detected refractive index value is used to control the ratio of the reactive gases being injected into the processing chamber.

摘要翻译： 使用沉积速率监测器和椭偏仪来控制沉积在晶片上的薄膜的厚度的成膜控制系统和方法。 椭偏仪还用于检测被沉积的薄膜的折射率，并且使用检测的折射率值来控制注入到处理室中的反应气体的比例。

公开(公告)号：US5955139A

公开(公告)日：1999-09-21

申请号：US896813

申请日：1997-07-18

申请人： Armando Iturralde

发明人： Armando Iturralde

IPC分类号： C23C14/00 ,  C23C14/54 ,  C23C16/52 ,  B05D3/14 ,  C23C14/34

CPC分类号： C23C14/545 ,  C23C14/0042 ,  C23C16/52

摘要： A film deposition control system and method in which a deposition rate monitor and an ellipsometer are used to control the thickness of a thin film being deposited on a wafer. The ellipsometer is also used to detect the refractive index of the thin film being deposited, and the detected refractive index value is used to control the ratio of the reactive gases being injected into the processing chamber.

摘要翻译： 使用沉积速率监测器和椭偏仪来控制沉积在晶片上的薄膜的厚度的成膜控制系统和方法。 椭偏仪还用于检测被沉积的薄膜的折射率，并且使用检测的折射率值来控制注入到处理室中的反应气体的比例。

公开(公告)号：US5711848A

公开(公告)日：1998-01-27

申请号：US471245

申请日：1995-06-06

申请人： Armando Iturralde

发明人： Armando Iturralde

IPC分类号： G03F7/20 ,  H01L21/00 ,  H01L23/544

CPC分类号： H01L21/67253 ,  G03F7/70633 ,  H01L22/34

摘要： A method for testing a semiconductor wafer processing step. An overlying electrical structure is created on a bare wafer to form a test wafer which simulates the surface contours of production wafers that will be exposed to the tested processing step. The overlying electrical structure of the test wafer is created using the same processing steps are used in manufacturing the overlying electrical structures of production wafers. Although the test wafers have the same surface contour as the production wafers they simulate, the test wafers are less expensive to manufacture because the test wafers do not include any underlying layers found in the production wafers which are not exposed during the tested processing step, and therefore the steps which form these layers can be omitted when making test wafers.

摘要翻译： 一种用于测试半导体晶片加工步骤的方法。 在裸晶片上形成覆盖的电气结构以形成测试晶片，其模拟将暴露于测试的处理步骤的生产晶片的表面轮廓。 测试晶片的上覆电气结构使用与制造生产晶片的上覆电结构相同的处理步骤来产生。 虽然测试晶片具有与其模拟的生产晶片相同的表面轮廓，但是由于测试晶片不包括在测试加工步骤中未暴露的生产晶片中发现的任何下面的层，所以测试晶片制造成本较低， 因此在制造测试晶片时可以省略形成这些层的步骤。