利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

4 条记录 (耗时 0.011 秒)

    Floating gate, a nonvolatile memory device including the floating gate and method of fabricating the same
    1.
    发明申请
    Floating gate, a nonvolatile memory device including the floating gate and method of fabricating the same 审中-公开
    浮动栅极，包括浮动栅极的非易失性存储器件及其制造方法

    公开(公告)号：US20070200165A1

    公开(公告)日：2007-08-30

    申请号：US11656454

    申请日：2007-01-23

    申请人： Young-Cheon Jeong ,  Chul-Soon Kwon ,  Jae-Min Yu ,  Jae-Hyun Park ,  Jung-Ho Moon ,  Soung-Youb Ha ,  Byeong-Cheol Lim

    发明人： Young-Cheon Jeong ,  Chul-Soon Kwon ,  Jae-Min Yu ,  Jae-Hyun Park ,  Jung-Ho Moon ,  Soung-Youb Ha ,  Byeong-Cheol Lim

    IPC分类号： H01L29/788

    CPC分类号： H01L29/42324 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/7885

    摘要： Example embodiments may provide a nonvolatile memory device. The example embodiment nonvolatile memory device may include a floating gate structure formed on a semiconductor substrate with a gate insulating layer between them and/or a control gate formed adjacent to the floating gate with a tunneling insulation layer between them. The floating gate may include a first floating gate formed on the gate insulating layer, a second floating gate formed on the first floating gate with a first insulating pattern between them, and/or a gate connecting layer formed on at least one sidewall of the first insulating pattern so that the gate conducting layer may electrically connect the first floating gate and the second floating gate. The second floating gate may have a tip formed at its longitudinal end that may not contact the gate connecting layer.

    摘要翻译： 示例性实施例可以提供非易失性存储器件。 示例性实施例非易失性存储器件可以包括形成在半导体衬底上的浮置栅极结构，其间具有栅极绝缘层和/或与浮置栅极相邻形成的控制栅极，在它们之间具有隧道绝缘层。 浮置栅极可以包括形成在栅极绝缘层上的第一浮动栅极，形成在第一浮动栅极上的第二浮置栅极，其间具有第一绝缘图案，和/或形成在第一浮动栅极的至少一个侧壁上的栅极连接层 绝缘图案，使得栅极导电层可以电连接第一浮动栅极和第二浮动栅极。 第二浮栅可以在其纵向端形成有可能不接触栅极连接层的尖端。

    Method of manufacturing a semiconductor device
    2.
    发明申请
    Method of manufacturing a semiconductor device 失效
    制造半导体器件的方法

    公开(公告)号：US20090286369A1

    公开(公告)日：2009-11-19

    申请号：US12453676

    申请日：2009-05-19

    申请人： Jee-Hyun Park ,  Jeong-Uk Han ,  Jae-Min Yu ,  Young-Cheon Jeong ,  Sang-Hoon Park ,  Kwan-Jong Roh ,  Byeong-Cheol Lim ,  Yong-Seok Chung

    发明人： Jee-Hyun Park ,  Jeong-Uk Han ,  Jae-Min Yu ,  Young-Cheon Jeong ,  Sang-Hoon Park ,  Kwan-Jong Roh ,  Byeong-Cheol Lim ,  Yong-Seok Chung

    IPC分类号： H01L21/336

    CPC分类号： H01L29/4234 ,  H01L27/11568 ,  H01L27/11573

    摘要： In a method of manufacturing a semiconductor device, a tunnel insulation layer is formed on a substrate. A charge trapping layer is formed on the tunnel insulation layer. A protection layer pattern or a mold is formed on the charge trapping layer. Charge trapping layer patterns are formed on the tunnel insulation layer by etching the charge trapping layer using the protection layer pattern or the mold. The charge trapping layer patterns may be spaced apart from each other. Blocking layers are formed on the charge trapping layer patterns, respectively. A gate electrode is formed on the blocking layers and the tunnel insulation layer using the protection layer pattern or the mold.

    摘要翻译： 在制造半导体器件的方法中，在衬底上形成隧道绝缘层。 在隧道绝缘层上形成电荷捕获层。 在电荷捕获层上形成保护层图案或模具。 通过使用保护层图案或模具蚀刻电荷捕获层，在隧道绝缘层上形成电荷俘获层图案。 电荷捕获层图案可以彼此间隔开。 阻挡层分别形成在电荷俘获层图案上。 使用保护层图案或模具在阻挡层和隧道绝缘层上形成栅电极。

    Method of manufacturing a semiconductor device
    4.
    发明授权
    Method of manufacturing a semiconductor device 失效
    制造半导体器件的方法

    公开(公告)号：US07932149B2

    公开(公告)日：2011-04-26

    申请号：US12453676

    申请日：2009-05-19

    申请人： Jae-Hyun Park ,  Jeong-Uk Han ,  Jae-Min Yu ,  Young-Cheon Jeong ,  Sang-Hoon Park ,  Kwan-Jong Roh ,  Byeong-Cheol Lim ,  Yong-Seok Chung

    发明人： Jae-Hyun Park ,  Jeong-Uk Han ,  Jae-Min Yu ,  Young-Cheon Jeong ,  Sang-Hoon Park ,  Kwan-Jong Roh ,  Byeong-Cheol Lim ,  Yong-Seok Chung

    IPC分类号： H01L21/336

    CPC分类号： H01L29/4234 ,  H01L27/11568 ,  H01L27/11573

    摘要： In a method of manufacturing a semiconductor device, a tunnel insulation layer is formed on a substrate. A charge trapping layer is formed on the tunnel insulation layer. A protection layer pattern or a mold is formed on the charge trapping layer. Charge trapping layer patterns are formed on the tunnel insulation layer by etching the charge trapping layer using the protection layer pattern or the mold. The charge trapping layer patterns may be spaced apart from each other. Blocking layers are formed on the charge trapping layer patterns, respectively. A gate electrode is formed on the blocking layers and the tunnel insulation layer using the protection layer pattern or the mold.

    摘要翻译： 在制造半导体器件的方法中，在衬底上形成隧道绝缘层。 在隧道绝缘层上形成电荷捕获层。 在电荷捕获层上形成保护层图案或模具。 通过使用保护层图案或模具蚀刻电荷捕获层，在隧道绝缘层上形成电荷俘获层图案。 电荷捕获层图案可以彼此间隔开。 阻挡层分别形成在电荷俘获层图案上。 使用保护层图案或模具在阻挡层和隧道绝缘层上形成栅电极。