利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

127 条记录 (耗时 0.023 秒)

    Method and apparatus for generating test patterns for use in at-speed testing
    3.
    发明授权
    Method and apparatus for generating test patterns for use in at-speed testing 有权
    用于生成用于速度测试的测试模式的方法和装置

    公开(公告)号：US08359565B2

    公开(公告)日：2013-01-22

    申请号：US13439188

    申请日：2012-04-04

    申请人： Chandramouli Visweswariah ,  Jinjun Xiong ,  Vladimir Zolotov

    发明人： Chandramouli Visweswariah ,  Jinjun Xiong ,  Vladimir Zolotov

    IPC分类号： G06F17/50 ,  G06F11/22

    CPC分类号： G01R31/318328 ,  G01R31/318342

    摘要： In one embodiment, the invention is a method and apparatus generating test patterns for use in at-speed testing. One embodiment of a method for use by a general purpose computing device that is configured to generate a set of test patterns with which to test an integrated circuit chip includes receiving, by an input device of the general purpose computing device, statistical timing information relating to the integrated circuit chip and a logic circuit of the integrated circuit chip and generating, by a processor of the general purpose computing device, the set of test patterns in accordance with the statistical timing information while simultaneously selecting a set of paths on which to test the set of test patterns.

    摘要翻译： 在一个实施例中，本发明是产生用于在速测试中的测试图案的方法和装置。 由通用计算设备使用的方法的一个实施例被配置为生成用于测试集成电路芯片的一组测试图案，包括由通用计算设备的输入设备接收与 所述集成电路芯片和所述集成电路芯片的逻辑电路，并且由所述通用计算设备的处理器根据所述统计定时信息生成所述一组测试图案，同时选择一组在其上测试所述的路径 一套测试模式。

    Moment-based characterization waveform for static timing analysis
    4.
    发明授权
    Moment-based characterization waveform for static timing analysis 有权
    用于静态时序分析的基于时刻的表征波形

    公开(公告)号：US08359563B2

    公开(公告)日：2013-01-22

    申请号：US12542042

    申请日：2009-08-17

    申请人： Soroush Abbaspour ,  Peter Feldmann ,  David Ling ,  Chandramouli Visweswariah

    发明人： Soroush Abbaspour ,  Peter Feldmann ,  David Ling ,  Chandramouli Visweswariah

    IPC分类号： G06F9/455 ,  G06F17/50

    CPC分类号： G06F17/5031 ,  G06F2217/84

    摘要： In one embodiment, the invention is a moment-based characterization waveform for static timing analysis. One embodiment of a method for mapping a timing waveform associated with a gate of an integrated circuit to a characterization waveform includes using a processor to perform steps including: computing one or more moments of the timing waveform and defining the characterization waveform in accordance with the moments.

    摘要翻译： 在一个实施例中，本发明是用于静态时序分析的基于时刻的表征波形。 用于将与集成电路的栅极相关联的定时波形映射到表征波形的方法的一个实施例包括使用处理器执行步骤，包括：计算定时波形的一个或多个时刻并根据时刻定义表征波形 。

    Method and apparatus for selecting paths for use in at-speed testing
    6.
    发明授权
    Method and apparatus for selecting paths for use in at-speed testing 有权
    用于选择在速度测试中使用的路径的方法和装置

    公开(公告)号：US08340939B2

    公开(公告)日：2012-12-25

    申请号：US12610090

    申请日：2009-10-30

    申请人： Yiyu Shi ,  Chandramouli Visweswariah ,  Jinjun Xiong ,  Vladimir Zolotov

    发明人： Yiyu Shi ,  Chandramouli Visweswariah ,  Jinjun Xiong ,  Vladimir Zolotov

    IPC分类号： G01R31/00

    CPC分类号： G01R31/31835

    摘要： In one embodiment, the invention is a method and apparatus for selecting paths for use in at-speed testing. One embodiment of a method for selecting a set of n paths with which to test an integrated circuit chip includes: organizing the set of n paths into a plurality of sub-sets, receiving a new candidate path, and adding the new candidate path to one of the sub-sets when the new candidate path improves the process coverage metric of the sub-sets.

    摘要翻译： 在一个实施例中，本发明是用于选择在速度测试中使用的路径的方法和装置。 用于选择用于测试集成电路芯片的n个路径的集合的方法的一个实施例包括：将n个路径的集合组织成多个子集，接收新的候选路径，并将新的候选路径添加到一个 当新的候选路径改进子集的过程覆盖度量时，子集的子集。

    Method and apparatus for efficient incremental statistical timing analysis and optimization
    7.
    发明授权
    Method and apparatus for efficient incremental statistical timing analysis and optimization 有权
    用于高效增量统计时序分析和优化的方法和装置

    公开(公告)号：US08104005B2

    公开(公告)日：2012-01-24

    申请号：US12244512

    申请日：2008-10-02

    申请人： Debjit Sinha ,  Natesan Venkateswaran ,  Chandramouli Visweswariah ,  Jinjun Xiong ,  Vladimir Zolotov

    发明人： Debjit Sinha ,  Natesan Venkateswaran ,  Chandramouli Visweswariah ,  Jinjun Xiong ,  Vladimir Zolotov

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5031 ,  G06F2217/10 ,  G06F2217/84

    摘要： In one embodiment, the invention is a method and apparatus for efficient incremental statistical timing analysis and optimization. One embodiment of a method for determining an incremental extrema of n random variables, given a change to at least one of the n random variables, includes obtaining the n random variables, obtaining a first extrema for the n random variables, where the first extrema is an extrema computed prior to the change to the at least one of the n random variables, removing the at least one of the n random variables to form an (n−1) subset, computing a second extrema for the (n−1) subset in accordance with the first extrema and the at least one of the n random variables, and outputting a new extrema of the n random variables incrementally based on the extrema of the (n−1) subset and the at least one of the n random variables that changed.

    摘要翻译： 在一个实施例中，本发明是一种用于有效增量统计时序分析和优化的方法和装置。 给定对n个随机变量中的至少一个的改变的用于确定n个随机变量的增量极值的方法的一个实施例包括获得n个随机变量，获得n个随机变量的第一极值，其中第一极值是 在对所述n个随机变量中的至少一个随机变量进行改变之前计算的极值，去除所述n个随机变量中的所述至少一个以形成（n-1）子集，计算所述（n-1）子集的第二极值 根据第一极值和n个随机变量中的至少一个，并且基于第（n-1）个子集的极值和n个随机变量中的至少一个来递增地输出n个随机变量的新的极值 改变了。

    Method and apparatus for statistical path selection for at-speed testing
    9.
    发明授权
    Method and apparatus for statistical path selection for at-speed testing 有权
    用于速度测试的统计路径选择的方法和装置

    公开(公告)号：US07886247B2

    公开(公告)日：2011-02-08

    申请号：US12111634

    申请日：2008-04-29

    申请人： Hanif Fatemi ,  Chandramouli Visweswariah ,  Jinjun Xiong ,  Vladimir Zolotov

    发明人： Hanif Fatemi ,  Chandramouli Visweswariah ,  Jinjun Xiong ,  Vladimir Zolotov

    IPC分类号： G06F17/50

    CPC分类号： G01R31/318371

    摘要： In one embodiment, the invention is a method and apparatus for statistical path selection for at-speed testing. One embodiment of a method for selecting a path of an integrated circuit chip for at-speed testing includes computing a process coverage metric for a plurality of paths in the integrated circuit chip and selecting at least one path that maximizes the process coverage metric.

    摘要翻译： 在一个实施例中，本发明是用于速度测试的统计路径选择的方法和装置。 用于选择用于高速测试的集成电路芯片的路径的方法的一个实施例包括计算集成电路芯片中的多个路径的处理覆盖度量度，并且选择使过程覆盖度量最大化的至少一个路径。

    Methods for identifying failing timing requirements in a digital design
    10.
    发明授权
    Methods for identifying failing timing requirements in a digital design 有权
    识别数字设计中的故障定时要求的方法

    公开(公告)号：US07886246B2

    公开(公告)日：2011-02-08

    申请号：US12103845

    申请日：2008-04-16

    申请人： Nathan C. Buck ,  John P. Dubuque ,  Eric A. Foreman ,  Peter A. Habitz ,  Chandramouli Visweswariah

    发明人： Nathan C. Buck ,  John P. Dubuque ,  Eric A. Foreman ,  Peter A. Habitz ,  Chandramouli Visweswariah

    IPC分类号： G06F17/50 ,  G06F9/45

    CPC分类号： G06F17/5031

    摘要： Methods for identifying failing timing requirements in a digital design. The method includes identifying at least one timing test in the digital design that has a passing slack in a base process corner and a failing slack in a different process corner. The method further includes computing a sensitivity of the failing slack to each of a plurality of variables and comparing each sensitivity to a respective sensitivity threshold. If the sensitivity of at least one of the variables is greater than the respective sensitivity threshold, then the at least one timing test is considered to fail.

    摘要翻译： 识别数字设计中的故障定时要求的方法。 该方法包括识别数字设计中的至少一个定时测试，其在基本过程角落中具有通过松弛，并且在不同的过程角落中发生故障的松弛。 该方法还包括计算对于多个变量中的每一个的故障松弛的灵敏度，并将每个灵敏度与相应的灵敏度阈值进行比较。 如果至少一个变量的灵敏度大于相应的灵敏度阈值，则认为至少一个定时测试失败。