公开(公告)号：US20050093577A1

公开(公告)日：2005-05-05

申请号：US10701667

申请日：2003-11-04

申请人： Liem Nguyen ,  Xiaojie He ,  Brian Gaide ,  Kerry Ilgenstein ,  Sajitha Wijesuriya ,  Claudia Stanley ,  Aaron Rogers ,  Zheng Chen

发明人： Liem Nguyen ,  Xiaojie He ,  Brian Gaide ,  Kerry Ilgenstein ,  Sajitha Wijesuriya ,  Claudia Stanley ,  Aaron Rogers ,  Zheng Chen

IPC分类号： H03K3/356 ,  H03K17/693 ,  H03K19/094

CPC分类号： H03K3/356008 ,  H03K17/693

摘要： Multiplexer circuits are disclosed, such as for example for programmable logic devices. As an example of one embodiment, a multiplexer circuit is disclosed having a default state and a state-locking latch.

摘要翻译： 公开了多路复用器电路，例如用于可编程逻辑器件。 作为一个实施例的示例，公开了具有默认状态和状态锁定锁存器的多路复用器电路。

公开(公告)号：US07183798B1

公开(公告)日：2007-02-27

申请号：US11041319

申请日：2005-01-24

申请人： Xiaojie He ,  Sajitha Wijesuriya ,  Claudia Stanley ,  John Schadt

发明人： Xiaojie He ,  Sajitha Wijesuriya ,  Claudia Stanley ,  John Schadt

IPC分类号： H03K19/173

CPC分类号： H03K19/1776 ,  H03K19/17728 ,  H03K19/1774

摘要： Systems and methods are disclosed herein to provide improved memory techniques for logic blocks within a programmable logic device. For example, in accordance with an embodiment of the present invention, a programmable logic device includes a first and a second logic slice adapted to receive a first and a second clock signal. The first and second logic slices may be combined to form wider and deeper memory and single port or synchronous dual port memory.

摘要翻译： 本文公开了系统和方法，以为可编程逻辑器件内的逻辑块提供改进的存储器技术。 例如，根据本发明的实施例，可编程逻辑器件包括适于接收第一和第二时钟信号的第一和第二逻辑片。 可以组合第一和第二逻辑片以形成更宽更深的存储器和单端口或同步双端口存储器。