公开(公告)号：US5309045A

公开(公告)日：1994-05-03

申请号：US880591

申请日：1992-05-08

申请人： Yukihiro Saeki ,  Hiroki Muroga ,  Tomohisa Shigematsu ,  Toshio Hibi ,  Yasuo Kawahara ,  Kazunao Maru ,  Kenneth Austin ,  Gordon S. Work ,  Darren M. Wedgwood

发明人： Yukihiro Saeki ,  Hiroki Muroga ,  Tomohisa Shigematsu ,  Toshio Hibi ,  Yasuo Kawahara ,  Kazunao Maru ,  Kenneth Austin ,  Gordon S. Work ,  Darren M. Wedgwood

IPC分类号： G11C11/404 ,  G11C11/412 ,  H03K19/177 ,  H03K19/096

CPC分类号： H03K19/17764 ,  G11C11/404 ,  G11C11/412 ,  H03K19/17704 ,  H03K19/17728 ,  H03K19/1774

摘要： A programmable logic unit circuit comprising a data memory circuit, a combinational logic circuit supplied with at least two input signals, two input select circuits for, based on the stored data in the data memory circuit, selecting the two input signals supplied to the combinational logic circuit from more than two input signals, a clock-synchronized circuit for supplying the output signal from the combinational logic circuit in synchronization with a clock signal, and a 3-state-output type output select circuit for selecting either the output signal of the combinational logic circuit or the output signal of the clock-synchronized circuit, depending on the stored data in the data memory circuit.

摘要翻译： 一种可编程逻辑单元电路，包括数据存储器电路，提供有至少两个输入信号的组合逻辑电路，基于数据存储电路中存储的数据的两个输入选择电路，选择提供给组合逻辑的两个输入信号 来自多于两个输入信号的电路，用于从组合逻辑电路提供与时钟信号同步的输出信号的时钟同步电路，以及用于选择组合的输出信号的3态输出型输出选择电路 逻辑电路或时钟同步电路的输出信号，这取决于数据存储电路中存储的数据。