公开(公告)号：US06799152B1

公开(公告)日：2004-09-28

申请号：US10206268

申请日：2002-07-26

申请人： Chih-Ping Chen ,  Shao-Chung Hsu ,  De-Chuan Liu ,  Jung-Kuei Lu ,  Cheng-Yi Lin ,  Ta-Hung Yang ,  Hsin-Cheng Liu ,  Mao-I Ting ,  Yih-Cheng Shih

发明人： Chih-Ping Chen ,  Shao-Chung Hsu ,  De-Chuan Liu ,  Jung-Kuei Lu ,  Cheng-Yi Lin ,  Ta-Hung Yang ,  Hsin-Cheng Liu ,  Mao-I Ting ,  Yih-Cheng Shih

IPC分类号： G06F1750

CPC分类号： G06F17/50 ,  G06F2217/10 ,  G07C3/146

摘要： The current invention provides a method for analyzing process variations that occur during integrated circuit fabrication. Critical dimension data is collected for each layer of the integrated circuit fabrication process for a period of time and a shift indicator that indicates variation in the critical dimension data for each layer of the integrated circuit fabrication process is calculated. A machine drift significance indicator is also calculated for each machine used in each layer of the integrated circuit fabrication process, and a maximum shift of mean value for each layer of the integrated circuit fabrication process is defined. The shift indicator, the maximum shift of mean value and the machine drift significance indicator are used to determine at least one likely cause of variation in critical dimension for each layer of the integrated circuit fabrication process.

摘要翻译： 本发明提供了一种用于分析在集成电路制造期间发生的工艺变化的方法。 针对集成电路制造过程的每个层收集关键尺寸数据一段时间，并且计算指示集成电路制造过程的每层的临界尺寸数据的变化的移位指示器。 还针对在集成电路制造工艺的每个层中使用的每个机器计算机器漂移显着性指标，并且定义了集成电路制造工艺的每一层的平均值的最大偏移。 移位指示器，平均值的最大偏移和机器漂移显着性指示器用于确定集成电路制造过程的每个层的关键尺寸的至少一个可能的变化原因。