利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

44 条记录 (耗时 0.021 秒)

    HDP-CVD SYSTEM
    1.
    发明申请
    HDP-CVD SYSTEM 审中-公开
    HDP-CVD系统

    公开(公告)号：US20120000423A1

    公开(公告)日：2012-01-05

    申请号：US13229347

    申请日：2011-09-09

    申请人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen ,  Shing-Ann Luo

    发明人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen ,  Shing-Ann Luo

    IPC分类号： C23C16/50

    CPC分类号： H01L21/31608 ,  C23C16/0209 ,  C23C16/045 ,  C23C16/401 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/76224

    摘要： An HDP-CVD system is described, including an HDP-CVD chamber for depositing a material on a wafer, and a pre-heating chamber disposed outside of the HDP-CVD chamber to pre-heat the wafer, before the wafer is loaded in the HDP-CVD chamber, to a temperature higher than room temperature and required in the deposition step to be conducted in the HDP-CVD chamber. The pre-heating chamber is equipped with a heating lamp for the pre-heating. The wafer has been formed with a trench before being pre-heated.

    摘要翻译： 描述了一种HDP-CVD系统，其包括用于在晶片上沉积材料的HDP-CVD室和设置在HDP-CVD室外部的预热室，以在晶片装载到晶片之前预热晶片 HDP-CVD室至高于室温的温度，并且在沉积步骤中需要在HDP-CVD室中进行。 预热室配备有用于预热的加热灯。 在预加热之前，晶片已经形成有沟槽。

    Isolation structure, non-volatile memory having the same, and method of fabricating the same
    2.
    发明授权
    Isolation structure, non-volatile memory having the same, and method of fabricating the same 有权
    隔离结构，具有相同的非易失性存储器及其制造方法

    公开(公告)号：US08067292B2

    公开(公告)日：2011-11-29

    申请号：US12343633

    申请日：2008-12-24

    申请人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    发明人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    IPC分类号： H01L21/76

    CPC分类号： H01L21/76229 ,  H01L21/76205

    摘要： A method of forming an isolation structure, comprising: (a) providing a base having a recess; (b) forming a stop layer on the base and in the recess; (c) forming a dielectric material on the stop layer so as to allow the rest of the recess to be filled with the dielectric material; (d) removing the dielectric material over the base by performing a chemical mechanical polishing (CMP) process until a part of the stop layer is exposed so as to form a dielectric layer in the recess; and (e) removing a part of the stop layer, wherein the another part of the stop layer and the dielectric layer filled in the recess constitute the isolation structure.

    摘要翻译： 一种形成隔离结构的方法，包括：（a）提供具有凹部的基部; （b）在基座和凹槽中形成停止层; （c）在所述阻挡层上形成电介质材料，以允许所述凹部的其余部分填充所述电介质材料; （d）通过进行化学机械抛光（CMP）工艺在基底上去除电介质材料，直到一部分停止层被暴露以在凹槽中形成电介质层; 和（e）去除所述阻挡层的一部分，其中所述阻挡层的另一部分和填充在所述凹部中的所述电介质层构成所述隔离结构。

    Method for manufacturing a semiconductor device
    5.
    发明申请
    Method for manufacturing a semiconductor device 有权
    半导体器件的制造方法

    公开(公告)号：US20100038786A1

    公开(公告)日：2010-02-18

    申请号：US12228764

    申请日：2008-08-14

    申请人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    发明人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    IPC分类号： H01L23/48 ,  H01L21/44

    CPC分类号： H01L21/2855 ,  H01L21/28518 ,  H01L21/28556 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76864

    摘要： A method for manufacturing a semiconductor device is disclosed. A semiconductor substrate such as bare silicon is provided, and a dielectric layer is formed over the semiconductor substrate. An opening is provided within the dielectric layer by removing a portion of the dielectric layer. A conformal first conductive layer is formed over the dielectric layer and the opening. A conformal second conductive layer is formed over the first conductive layer. A conformal barrier layer is formed over the second conductive layer.

    摘要翻译： 公开了一种制造半导体器件的方法。 提供诸如裸硅的半导体衬底，并且在半导体衬底上形成电介质层。 通过去除介电层的一部分，在电介质层内提供开口。 在电介质层和开口上形成共形的第一导电层。 在第一导电层上形成共形的第二导电层。 在第二导电层上形成共形势垒层。

    ISOLATION STRUCTURE, NON-VOLATILE MEMORY HAVING THE SAME, AND METHOD OF FABRICATING THE SAME
    6.
    发明申请
    ISOLATION STRUCTURE, NON-VOLATILE MEMORY HAVING THE SAME, AND METHOD OF FABRICATING THE SAME 有权
    隔离结构，具有该隔离结构的非易失性存储器及其制造方法

    公开(公告)号：US20090184343A1

    公开(公告)日：2009-07-23

    申请号：US12343633

    申请日：2008-12-24

    申请人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    发明人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/76 ,  H01L21/3205

    CPC分类号： H01L21/76229 ,  H01L21/76205

    摘要： A method of forming an isolation structure, comprising: (a) providing a base having a recess; (b) forming a stop layer on the base and in the recess; (c) forming a dielectric material on the stop layer so as to allow the rest of the recess to be filled with the dielectric material; (d) removing the dielectric material over the base by performing a chemical mechanical polishing (CMP) process until a part of the stop layer is exposed so as to form a dielectric layer in the recess; and (e) removing a part of the stop layer, wherein the another part of the stop layer and the dielectric layer filled in the recess constitute the isolation structure.

    摘要翻译： 一种形成隔离结构的方法，包括：（a）提供具有凹部的基部; （b）在基座和凹槽中形成停止层; （c）在所述阻挡层上形成电介质材料，以允许所述凹部的其余部分填充所述电介质材料; （d）通过进行化学机械抛光（CMP）工艺在基底上去除电介质材料，直到一部分停止层被暴露以在凹槽中形成电介质层; 和（e）去除所述阻挡层的一部分，其中所述阻挡层的另一部分和填充在所述凹部中的所述电介质层构成所述隔离结构。

    Metallization process
    7.
    发明申请
    Metallization process 审中-公开
    金属化过程

    公开(公告)号：US20090081859A1

    公开(公告)日：2009-03-26

    申请号：US11902228

    申请日：2007-09-20

    申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

    IPC分类号： H01L21/425

    CPC分类号： H01L21/26506 ,  H01L21/2658 ,  H01L21/28518 ,  H01L29/665 ,  H01L29/7833

    摘要： A metallization process is provided. The metallization process comprises the following steps. First, a semiconductor base having at least a silicon-containing conductive region is provided. Afterwards, nitrogen ions are implanted into the silicon-containing conductive region. Next, a first thermal process is performed on the semiconductor base for repairing the surface of the semiconductor base. Then, a metal layer is formed on the surface of the semiconductor base and the metal layer covers the silicon-containing conductive region. Lastly, a second thermal process is performed on the semiconductor base covered with the metal layer so as to form a metal silicide layer on the silicon-containing conductive region.

    摘要翻译： 提供金属化工艺。 金属化处理包括以下步骤。 首先，提供至少具有含硅导电区域的半导体基底。 之后，将氮离子注入含硅导电区域。 接下来，对半导体基板进行第一热处理，以修复半导体基底的表面。 然后，在半导体基底的表面上形成金属层，并且金属层覆盖含硅导电区域。 最后，在覆盖有金属层的半导体基底上进行第二热处理，以在含硅导电区域上形成金属硅化物层。

    Method for forming conductive wiring and interconnects
    9.
    发明申请
    Method for forming conductive wiring and interconnects 审中-公开
    形成导电布线和互连的方法

    公开(公告)号：US20070032060A1

    公开(公告)日：2007-02-08

    申请号：US11197822

    申请日：2005-08-05

    申请人： Ta-Hung Yang

    发明人： Ta-Hung Yang

    IPC分类号： H01L21/44

    CPC分类号： H01L21/76838 ,  H01L21/76885 ,  H01L21/76895

    摘要： A method for forming conductive wiring is provided. First, a material layer having at least a trench is provided. A conductive material layer is formed on the material layer to fill the trench and cover the top surface of the material layer. A patterned mask layer is formed on the conductive material layer. The conductive material layer not covered by the patterned mask layer is removed. After that, the patterned mask layer is removed.

    摘要翻译： 提供一种形成导电布线的方法。 首先，提供具有至少沟槽的材料层。 在材料层上形成导电材料层以填充沟槽并覆盖材料层的顶表面。 在导电材料层上形成图案化掩模层。 除去未被图案化掩模层覆盖的导电材料层。 之后，去除图案化的掩模层。

    Integrated circuit passivation process and structure
    10.
    发明授权
    Integrated circuit passivation process and structure 失效
    集成电路钝化工艺及结构

    公开(公告)号：US5883001A

    公开(公告)日：1999-03-16

    申请号：US481470

    申请日：1995-07-13

    申请人： Been Yih Jin ,  Daniel L. W. Yen ,  Wen Yen Hwang ,  Ming Hong Wang ,  Sheng Hsien Wong ,  Gino Hwang ,  Po Shen Chang ,  Yu Tsai Liu ,  Chung Chi Chang ,  Ta Hung Yang

    发明人： Been Yih Jin ,  Daniel L. W. Yen ,  Wen Yen Hwang ,  Ming Hong Wang ,  Sheng Hsien Wong ,  Gino Hwang ,  Po Shen Chang ,  Yu Tsai Liu ,  Chung Chi Chang ,  Ta Hung Yang

    IPC分类号： H01L21/8247 ,  H01L21/302 ,  H01L21/306 ,  H01L21/3065 ,  H01L21/314 ,  H01L21/316 ,  H01L21/318 ,  H01L21/336 ,  H01L23/31 ,  H01L23/532 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/268

    CPC分类号： H01L21/3145 ,  H01L23/3192 ,  H01L23/5329 ,  H01L29/66825 ,  H01L2924/0002 ,  Y10S438/958

    摘要： A method for forming a UV transmission passivation coating on an integrated circuit, such as EPROM, after completion of the active device and metal routing circuitry comprises depositing a first barrier dielectric layer over the integrated circuit; smoothing out underlying features by applying a layer of flowable dielectric over the first dielectric layer; and depositing a second dielectric layer over the flowable dielectric. Next a photoresist pattern is made over the second dielectric coating, having an opening layer over the at least one conductive pad. A wet etch process is used to remove portions of the second dielectric layer exposed by the opening. A dry etch process is used to remove portions of the remaining layers exposed through the opening, including the remaining portions of the second dielectric layer, the flowable dielectric layer and the first dielectric layer, down to the conductive pad. Finally, the photoresist is removed. The second dielectric layer is composed of a first protective dielectric, such as silicon oxynitride, deposited using plasma enhanced chemical vapor deposition, to protect the flowable dielectric layer from the subsequent wet etch process. The second dielectric layer also includes a top layer deposited using plasma enhanced chemical vapor deposition and comprising phosphorus doped silica to provide a stress buffer, and to prevent penetration of mobile ions to the first dielectric layer. The phosphorus doped silica layer is deposited using both high frequency and low frequency power for plasma formation during the deposition to increase the quality of the layer.

    摘要翻译： PCT No.PCT / US94 / 12780 Sec。 371日期1995年7月13日 102（e）日期1995年7月13日PCT 1994年11月7日PCT PCT。 出版物WO96 / 14657 日期1996年5月17日在有源器件和金属布线电路完成之后，在诸如EPROM的集成电路上形成UV透射钝化涂层的方法包括在集成电路上沉积第一势垒介电层; 通过在第一介电层上施加一层可流动电介质来平滑底层特征; 以及在所述可流动电介质上沉积第二电介质层。 接下来，在第二电介质涂层上形成光致抗蚀剂图案，在至少一个导电焊盘上方具有开口层。 湿蚀刻工艺用于去除由开口暴露的第二电介质层的部分。 干蚀刻工艺用于去除通过开口暴露的剩余层的部分，包括第二介电层的剩余部分，可流动介电层和第一介电层，直到导电焊盘。 最后，去除光致抗蚀剂。 第二电介质层由使用等离子体增强化学气相沉积沉积的第一保护电介质（例如氮氧化硅）组成，以保护可流动的电介质层免于后续的湿蚀刻工艺。 第二介电层还包括使用等离子体增强化学气相沉积沉积的顶层，并且包括磷掺杂二氧化硅以提供应力缓冲层，并且防止移动离子渗透到第一介电层。 在沉积期间，使用高频和低频功率沉积磷掺杂二氧化硅层用于等离子体形成以提高层的质量。