公开(公告)号：US06941548B2

公开(公告)日：2005-09-06

申请号：US09981291

申请日：2001-10-16

申请人： David William Goodwin ,  Dror Maydan ,  Ding-Kai Chen ,  Darin Stamenov Petkov ,  Steven Weng-Kiang Tjiang ,  Peng Tu ,  Christopher Rowen

发明人： David William Goodwin ,  Dror Maydan ,  Ding-Kai Chen ,  Darin Stamenov Petkov ,  Steven Weng-Kiang Tjiang ,  Peng Tu ,  Christopher Rowen

IPC分类号： G06F9/30 ,  G06F9/45 ,  G06F17/50

CPC分类号： G06F8/447 ,  G06F8/443

摘要： A digital computer system automatically creates an Instruction Set Architecture (ISA) that potentially exploits VLIW instructions, vector operations, fused operations, and specialized operations with the goal of increasing the performance of a set of applications while keeping hardware cost below a designer specified limit, or with the goal of minimizing hardware cost given a required level of performance.

摘要翻译： 数字计算机系统自动创建可能利用VLIW指令，向量操作，融合操作和专门操作的指令集体系结构（ISA），目的是提高一组应用程序的性能，同时保持硬件成本低于设计者指定的限制， 或者为了降低硬件成本，为达到所需的性能水平。

公开(公告)号：US06438725B2

公开(公告)日：2002-08-20

申请号：US09153389

申请日：1998-09-15

申请人： Ding-Kai Chen

发明人： Ding-Kai Chen

IPC分类号： H02H305

CPC分类号： G06F11/3676

摘要： Apparatus and method are described for fast code coverage analysis. The present invention for fast code coverage analysis utilizes a technique that provides for capturing an event every first time that a block of code is visited. This allows for generating an event only once during numerous executions of a code block. The generation of only one event provides for an execution time close to the speed of the original source code.

摘要翻译： 描述了用于快速代码覆盖分析的装置和方法。 用于快速代码覆盖分析的本发明使用提供每第一次捕获代码块访问的事件的技术。 这允许在代码块的大量执行期间仅生成一次事件。 仅生成一个事件提供了接近原始源代码速度的执行时间。

公开(公告)号：US07971197B2

公开(公告)日：2011-06-28

申请号：US11208239

申请日：2005-08-18

申请人： David William Goodwin ,  Dror Maydan ,  Ding-Kai Chen ,  Darin Stamenov Petkov ,  Steven Weng-Kiang Tjiang ,  Peng Tu ,  Christopher Rowen

发明人： David William Goodwin ,  Dror Maydan ,  Ding-Kai Chen ,  Darin Stamenov Petkov ,  Steven Weng-Kiang Tjiang ,  Peng Tu ,  Christopher Rowen

IPC分类号： G06F9/45 ,  G06F15/00 ,  G06F15/76

CPC分类号： G06F8/447 ,  G06F8/443

摘要： A digital computer system automatically creates an Instruction Set Architecture (ISA) that potentially exploits VLIW instructions, vector operations, fused operations, and specialized operations with the goal of increasing the performance of a set of applications while keeping hardware cost below a designer specified limit, or with the goal of minimizing hardware cost given a required level of performance.

摘要翻译： 数字计算机系统自动创建可能利用VLIW指令，向量操作，融合操作和专门操作的指令集体系结构（ISA），目的是提高一组应用程序的性能，同时保持硬件成本低于设计者指定的限制， 或者为了降低硬件成本，为达到所需的性能水平。

公开(公告)号：US07257806B1

公开(公告)日：2007-08-14

申请号：US09422539

申请日：1999-10-21

申请人： Ding-Kai Chen ,  Dz-Ching Ju

发明人： Ding-Kai Chen ,  Dz-Ching Ju

IPC分类号： G06F9/45

CPC分类号： G06F8/443 ,  G06F8/441 ,  G06F9/30076 ,  G06F9/30145

摘要： System and method are described for register optimization during code translation utilizes a technique that removes the time overhead for analyzing register usage and eliminates fixed restraints on the compiler register usage. The present invention for register optimization utilizes a compiler to produce a register usage bit vector in a NOP instruction within each basic block (i.e., subroutine, function, and/or procedure). Each bit in the bit vector represents a particular caller-saved register. A bit is set if, at the location of NOP instruction, the compiler uses the corresponding register within that basic block containing the NOP instruction to hold information to be used at a later time. During the translation, the translator examines the register usage bit vector to very quickly determine which registers are free and therefore can be used during the register optimization without the need to save and restore the register values.

摘要翻译： 在代码转换中描述了用于寄存器优化的系统和方法，该技术消除了分析寄存器使用的时间开销并消除了对编译器寄存器使用的固定约束。 用于寄存器优化的本发明利用编译器在每个基本块（即，子程序，功能和/或过程）中的NOP指令中产生寄存器使用位向量。 位向量中的每个位表示特定的调用者保存的寄存器。 如果在NOP指令的位置，编译器使用包含NOP指令的基本块内的对应寄存器来保存稍后使用的信息，则置位。 在翻译期间，翻译器检查寄存器使用位向量，以快速确定哪些寄存器是空闲的，因此可以在寄存器优化期间使用，而不需要保存和恢复寄存器值。

公开(公告)号：US06625807B1

公开(公告)日：2003-09-23

申请号：US09371466

申请日：1999-08-10

申请人： Ding-Kai Chen

发明人： Ding-Kai Chen

IPC分类号： G06F945

CPC分类号： G06F8/441 ,  G06F8/52

摘要： Apparatus and method are described for register optimization during code translation and utilizes a technique that removes the time overhead for analyzing register usage, and eliminates fixed restraints on the compiler register usage. The present invention for register optimization utilizes a compiler to produce a bit vector for each program unit (i.e., subroutine, function, and/or procedure). Each bit in the bit vector represents a particular caller-saved register. A bit is set if the compiler uses the corresponding register within that program unit. During the translation, the translator examines the bit vector to very quickly determine which registers are free, and therefore can be used during register optimization without having to save and restore the register values.

摘要翻译： 描述了用于在代码转换期间的寄存器优化的装置和方法，并且利用一种消除用于分析寄存器使用的时间开销的技术，并且消除对编译器寄存器使用的固定约束。 用于寄存器优化的本发明利用编译器来产生每个程序单元的位向量（即子程序，函数和/或程序）。 位向量中的每个位表示特定的调用者保存的寄存器。 如果编译器在该程序单元中使用相应的寄存器，则置位。 在翻译过程中，翻译器检查位向量，以快速确定哪些寄存器是空闲的，因此可以在寄存器优化期间使用，而无需保存和恢复寄存器值。

公开(公告)号：US20060052077A1

公开(公告)日：2006-03-09

申请号：US10938530

申请日：2004-09-13

申请人： Cheng-Kuo Wang ,  Yi-Hua Lu ,  Ding-Kai Chen

发明人： Cheng-Kuo Wang ,  Yi-Hua Lu ,  Ding-Kai Chen

IPC分类号： H04B1/16

CPC分类号： H01L21/67028 ,  A47L5/24 ,  A47L13/40 ,  B08B1/04 ,  B08B5/04

摘要： The present invention relates to a tunable compensation device and method for received signals. The tunable compensation device comprises a first antenna, a compensation device, a second antenna and a signal processing unit. The first antenna receives a first radio wave. The compensation device receives and compensates the first radio wave. The second antenna receives a second radio wave. The signal processing unit receives the compensated first radio wave and the second radio wave as to control the compensation by the compensation unit for the first radio wave. The tunable compensation method is characterized in that the first radio wave received by the first antenna is used to modulate the second radio wave received by the second antenna.

摘要翻译： 本发明涉及一种用于接收信号的可调补偿装置和方法。 可调补偿装置包括第一天线，补偿装置，第二天线和信号处理单元。 第一个天线接收第一个无线电波。 补偿装置接收并补偿第一个无线电波。 第二天线接收第二无线电波。 信号处理单元接收补偿的第一无线电波和第二无线电波，以便控制第一无线电波的补偿单元的补偿。 可调补偿方法的特征在于，由第一天线接收的第一无线电波用于调制由第二天线接收的第二无线电波。

公开(公告)号：US20070226720A1

公开(公告)日：2007-09-27

申请号：US11756228

申请日：2007-05-31

申请人： Ding-Kai Chen ,  Dz-Ching Ju

发明人： Ding-Kai Chen ,  Dz-Ching Ju

IPC分类号： G06F9/45

CPC分类号： G06F8/443 ,  G06F8/441 ,  G06F9/30076 ,  G06F9/30145

摘要： System and method are described for register optimization during code translation utilizes a technique that removes the time overhead for analyzing register usage and eliminates fixed restraints on the compiler register usage. The present invention for register optimization utilizes a compiler to produce a register usage bit vector in a NOP instruction within each basic block (i.e., subroutine, function, and/or procedure). Each bit in the bit vector represents a particular caller-saved register. A bit is set if, at the location of NOP instruction, the compiler uses the corresponding register within that basic block containing the NOP instruction to hold information to be used at a later time. During the translation, the translator examines the register usage bit vector to very quickly determine which registers are free and therefore can be used during the register optimization without the need to save and restore the register values.

摘要翻译： 在代码转换中描述了用于寄存器优化的系统和方法，该技术消除了分析寄存器使用的时间开销并消除了对编译器寄存器使用的固定约束。 用于寄存器优化的本发明利用编译器在每个基本块（即，子程序，功能和/或过程）中的NOP指令中产生寄存器使用位向量。 位向量中的每个位表示特定的调用者保存的寄存器。 如果在NOP指令的位置，编译器使用包含NOP指令的基本块内的对应寄存器来保存稍后使用的信息，则置位。 在翻译期间，翻译器检查寄存器使用位向量，以快速确定哪些寄存器是空闲的，因此可以在寄存器优化期间使用，而不需要保存和恢复寄存器值。

公开(公告)号：US20050278713A1

公开(公告)日：2005-12-15

申请号：US11208239

申请日：2005-08-18

申请人： David Goodwin ,  Dror Maydan ,  Ding-Kai Chen ,  Darin Petkov ,  Steven Tjiang ,  Peng Tu ,  Christopher Rowen

发明人： David Goodwin ,  Dror Maydan ,  Ding-Kai Chen ,  Darin Petkov ,  Steven Tjiang ,  Peng Tu ,  Christopher Rowen

IPC分类号： G06F9/30 ,  G06F9/45 ,  G06F17/50

CPC分类号： G06F8/447 ,  G06F8/443

摘要： A digital computer system automatically creates an Instruction Set Architecture (ISA) that potentially exploits VLIW instructions, vector operations, fused operations, and specialized operations with the goal of increasing the performance of a set of applications while keeping hardware cost below a designer specified limit, or with the goal of minimizing hardware cost given a required level of performance.