利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

12 条记录 (耗时 0.013 秒)

    Input and output peripheral controller cards for use in a programmable logic controller system
    1.
    发明授权
    Input and output peripheral controller cards for use in a programmable logic controller system 失效
    用于可编程逻辑控制器系统的输入和输出外围控制器卡

    公开(公告)号：US4910659A

    公开(公告)日：1990-03-20

    申请号：US131994

    申请日：1987-12-11

    申请人： Dirk I. Gates ,  Charles A. Clark, Jr.

    发明人： Dirk I. Gates ,  Charles A. Clark, Jr.

    IPC分类号： G05B19/05

    CPC分类号： G05B19/054 ,  G05B19/058

    摘要： The present invention is directed to a programmable logical controller (PLC) system incorporating a universal input controller card, a universal output controller card, and a symmetrical current mirror fuse blown detector circuit. The universal input controller card is capable of tracking input voltages from 12 to 240 volts, AC or DC. The universal output controller card is capable of outputting output voltages ranging from 12 to 120 volts, AC or DC with no significant leakage current and no load resistors. The current mirror fuse blown detector circuit detects blown fuses in each output channel of the output controller card.

    摘要翻译： 本发明涉及一种包括通用输入控制卡，通用输出控制卡和对称电流镜熔丝熔断检测器电路的可编程逻辑控制器（PLC）系统。 通用输入控制器卡能够跟踪输入电压从12到240伏，交流或直流。 通用输出控制器卡能够输出范围从12到120伏，AC或DC的输出电压，没有明显的漏电流和无负载电阻。 电流镜保险丝熔断检测器电路检测输出控制器卡的每个输出通道中的熔断保险丝。

    Compiler for evaluating Boolean expressions
    3.
    发明授权
    Compiler for evaluating Boolean expressions 失效
    用于评估布尔表达式的编译器

    公开(公告)号：US4722071A

    公开(公告)日：1988-01-26

    申请号：US725084

    申请日：1985-04-19

    申请人： Dirk I. Gates ,  David B. Rosen ,  Gary A. Jones

    发明人： Dirk I. Gates ,  David B. Rosen ,  Gary A. Jones

    IPC分类号： G05B19/05 ,  G06F9/45 ,  G06F9/44 ,  G05B11/01

    CPC分类号： G06F8/447 ,  G05B19/056

    摘要： An intelligent compiler particularly useful for evaluating Boolean expressions such as those associated with ladder structures. True/false paths are defined through the expressions. In a first pass for the code generation, the start code for examining each element is set out. In a second pass the relative offsets for branching from one element to the next element along both the true and false paths are filled in. In practice, execution time for evaluating ladder structures is reduced by an order of magnitude over prior techniques which use source code and an interpreter.

    摘要翻译： 一个智能编译器特别适用于评估布尔表达式，例如与梯形结构相关联的表达式。 True / false路径是通过表达式定义的。 在代码生成的第一遍中，设置用于检查每个元素的起始代码。 在第二遍中，填充了从一个元素到另一个元素沿着真实和虚假路径的分支的相对偏移量。实际上，用于评估梯形图结构的执行时间比使用源代码的先前技术减少了一个数量级 和口译员。

    Network programmable logic controller system with ladder editor and parallel and synchronous logic and I/O scanning
    6.
    发明授权
    Network programmable logic controller system with ladder editor and parallel and synchronous logic and I/O scanning 失效
    网络可编程逻辑控制器系统，具有梯形编辑器，并行和同步逻辑和I / O扫描

    公开(公告)号：US5225975A

    公开(公告)日：1993-07-06

    申请号：US595249

    申请日：1990-10-10

    申请人： Dirk I. Gates ,  Walter W. Kurczewski

    发明人： Dirk I. Gates ,  Walter W. Kurczewski

    IPC分类号： G05B19/05

    CPC分类号： G05B19/052

    摘要： A programmable logic controller system having the capability of controlling up to 64 clusters of peripheral controllers, wherein each cluster has up to seven racks of peripheral controllers, each rack having up to 16 individual peripheral controllers. Excepting for the cluster containing the programmable logic controller, each cluster is coupled to the programmable logic controller through an ethernet cable to a cluster controller. Each of the seven racks of peripheral controller cards is connected to its respective programmable logic controller or cluster controller directly (for the first rack) or through a local rack adaptor (for the other six racks). The programmable logic controller generates data, address and control signals which are used by the peripheral controllers to operate machines and equipment on an assembly line. The data, address and control signals are generated by a ladder diagram created and modified in a separate personal computer, which may be coupled to the programmable logic controller through an ethernet cable. The code representing the ladder diagram created in the personal computer is downloaded through the ethernet cable to the programmable logic controller. The ladder diagram is created and edited using a ladder editor program having the following features: scrolling, zoom in/out, free format line drawing, real time incremental compiler/linker, dynamic reconfiguration.

    摘要翻译： 一种可编程逻辑控制器系统，具有最多可控制64个外围控制器群集的能力，其中每个集群最多具有七个外围控制器机架，每个机架最多具有16个独立的外围控制器。 除了包含可编程逻辑控制器的集群外，每个集群通过以太网电缆连接到可编程逻辑控制器到集群控制器。 外围控制器卡的七个机架中的每一个都直接连接到相应的可编程逻辑控制器或集群控制器（用于第一个机架）或通过本地机架适配器（其他六个机架）连接。 可编程逻辑控制器产生数据，地址和控制信号，这些信号由外围控制器用来在装配线上操作机器和设备。 数据，地址和控制信号由在单独的个人计算机中创建和修改的梯形图生成，该个人计算机可以通过以太网电缆耦合到可编程逻辑控制器。 代表在个人计算机中创建的梯形图的代码通过以太网电缆下载到可编程逻辑控制器。 使用具有以下功能的梯形图编辑器程序创建和编辑梯形图：滚动，放大/缩小，自由格式线条图，实时增量编译器/链接器，动态重新配置。

    Network adapter using status inlines and data lines for bi-directionally transferring data between lan and standard p.c. parallel port
    8.
    发明授权
    Network adapter using status inlines and data lines for bi-directionally transferring data between lan and standard p.c. parallel port 失效
    使用状态内联和数据线的网络适配器，用于在lan和标准p.c.之间双向传输数据。 并口

    公开(公告)号：US5299314A

    公开(公告)日：1994-03-29

    申请号：US117990

    申请日：1993-09-08

    申请人： Dirk I. Gates

    发明人： Dirk I. Gates

    IPC分类号： G06F13/38 ,  G06F3/00

    CPC分类号： G06F13/385 ,  G06F2213/0004

    摘要： A network adapter configured to functionally connect a local area network cable to a personal computer bus via the computer's standard parallel port. The adapter includes a substantially fully enclosed housing having first and second external connectors respectively configured to mate with a computer's parallel port connector and with a network cable. The adapter is primarily comprised of (1) network interface circuitry for transmitting data packets to and receiving data packets from a local area network and (2) input/output circuitry for bidirectionally transferring data bytes between the network interface circuitry and a computer's parallel port.

    摘要翻译： 配置为通过计算机的标准并行端口将局域网电缆功能连接到个人计算机总线的网络适配器。 适配器包括基本上完全封闭的壳体，其具有分别被配置为与计算机的并行端口连接器和网络电缆配合的第一和第二外部连接器。 适配器主要包括（1）用于向局域网发送数据分组并从其接收数据分组的网络接口电路;（2）用于在网络接口电路和计算机的并行端口之间双向传送数据字节的输入/输出电路。

    Peer-to-peer register exchange controller for industrial programmable controllers
    10.
    发明授权
    Peer-to-peer register exchange controller for industrial programmable controllers 失效
    用于工业可编程控制器的点对点寄存器交换控制器

    公开(公告)号：US4992926A

    公开(公告)日：1991-02-12

    申请号：US258779

    申请日：1988-10-17

    申请人： Donald R. Janke ,  Kim J. Watt ,  Dirk I. Gates ,  Joseph T. Bronikowski

    发明人： Donald R. Janke ,  Kim J. Watt ,  Dirk I. Gates ,  Joseph T. Bronikowski

    IPC分类号： G05B19/05

    CPC分类号： G05B19/052 ,  G05B2219/1132 ,  G05B2219/1159 ,  G05B2219/1208

    摘要： A communication network for programmable logic controllers (PLC) wherein selected memory means of each PLC has at least two ports directly accessible by other PLC and certain registers of the PLC are identical. Each PLC further has an interblock gap timer to signal the PLC when its transmit time slice is to occur. The time slice consists of a block transmit time and an interblock gap time. The total update time has been optimized to engable efficient, high-speed transfer of blocks of data between the PLCs.

    摘要翻译： 用于可编程逻辑控制器（PLC）的通信网络，其中每个PLC的选择的存储器装置具有可由其他PLC直接访问的至少两个端口，并且PLC的某些寄存器是相同的。 每个PLC还具有一个间隔间隙定时器，用于在PLC发送其发送时间片时发信号通知PLC。 时间片由块发送时间和帧间间隔时间组成。 总更新时间已经优化，可以在PLC间实现高效，高速的数据传输。