公开(公告)号：US4897777A

公开(公告)日：1990-01-30

申请号：US179674

申请日：1988-04-11

申请人： Donald R. Janke ,  Kim J. Watt ,  Dirk I. Gates

发明人： Donald R. Janke ,  Kim J. Watt ,  Dirk I. Gates

IPC分类号： G06F15/167 ,  G05B19/05

CPC分类号： G05B19/052 ,  G05B2219/1132 ,  G05B2219/1159 ,  G05B2219/1208

摘要： A communication network for programmable logic controllers (PLCs) wherein selected memory means of each PLC have at least two ports directly accessible by other PLCs and certain registers of the PLCs are identical to enable efficient, high-speed transfer of blocks of data between the PLCs.

摘要翻译： 一种用于可编程逻辑控制器（PLC）的通信网络，其中每个PLC的选择的存储器装置具有至少两个可由其他PLC可访问的端口和PLC的某些寄存器相同，使得能够在PLC之间高效，高速地传送数据块 。

公开(公告)号：US5072356A

公开(公告)日：1991-12-10

申请号：US504057

申请日：1990-04-02

申请人： Kim J. Watt ,  Charles C. Ksicinski ,  Gary A. Romanowich ,  Richard L. Ryan

发明人： Kim J. Watt ,  Charles C. Ksicinski ,  Gary A. Romanowich ,  Richard L. Ryan

IPC分类号： G05B19/05

CPC分类号： G05B19/05 ,  G05B2219/1151 ,  G05B2219/1159 ,  G05B2219/13064 ,  G05B2219/15102

摘要： A drum-type sequencer operable in a ladder logic program and capable of being selectively stepped in various modes; that is, in forward stepped sequence, non-sequentially, and backwardly.

摘要翻译： 鼓式定序器，其可操作在梯形逻辑程序中并且能够以各种模式选择性地步进; 也就是说，在前进步进序列中，非顺序地和后向的。

公开(公告)号：USRE36263E

公开(公告)日：1999-08-03

申请号：US645606

申请日：1996-05-14

申请人： Donald R. Janke ,  Kim J. Watt ,  Dirk I. Gates

发明人： Donald R. Janke ,  Kim J. Watt ,  Dirk I. Gates

IPC分类号： G06F15/167 ,  G05B19/05 ,  G06F19/00 ,  G06F15/16

CPC分类号： G05B19/052 ,  G05B2219/1132 ,  G05B2219/1159 ,  G05B2219/1208

摘要： A communication network for programmable logic controllers (PLCs) wherein selected memory means of each PLC have at least two ports directly accessible by other PLCs and certain registers of the PLCs are identical to enable efficient, high-speed transfer of blocks of data between the PLCs.

公开(公告)号：US4992926A

公开(公告)日：1991-02-12

申请号：US258779

申请日：1988-10-17

申请人： Donald R. Janke ,  Kim J. Watt ,  Dirk I. Gates ,  Joseph T. Bronikowski

发明人： Donald R. Janke ,  Kim J. Watt ,  Dirk I. Gates ,  Joseph T. Bronikowski

IPC分类号： G05B19/05

CPC分类号： G05B19/052 ,  G05B2219/1132 ,  G05B2219/1159 ,  G05B2219/1208

摘要： A communication network for programmable logic controllers (PLC) wherein selected memory means of each PLC has at least two ports directly accessible by other PLC and certain registers of the PLC are identical. Each PLC further has an interblock gap timer to signal the PLC when its transmit time slice is to occur. The time slice consists of a block transmit time and an interblock gap time. The total update time has been optimized to engable efficient, high-speed transfer of blocks of data between the PLCs.

摘要翻译： 用于可编程逻辑控制器（PLC）的通信网络，其中每个PLC的选择的存储器装置具有可由其他PLC直接访问的至少两个端口，并且PLC的某些寄存器是相同的。 每个PLC还具有一个间隔间隙定时器，用于在PLC发送其发送时间片时发信号通知PLC。 时间片由块发送时间和帧间间隔时间组成。 总更新时间已经优化，可以在PLC间实现高效，高速的数据传输。