公开(公告)号：US20080049762A1

公开(公告)日：2008-02-28

申请号：US11577179

申请日：2005-10-07

申请人： Artur Burchard ,  Ewa Hekstra-Nowacka

发明人： Artur Burchard ,  Ewa Hekstra-Nowacka

IPC分类号： H04L12/56

CPC分类号： H04Q11/04 ,  H04L49/205 ,  H04L49/3045 ,  H04Q2213/13103 ,  H04Q2213/1325 ,  H04Q2213/13399

摘要： In order to provide a switch device (100; 100′) connecting at least one first point (10, 12), in particular connecting at least one source device and/or at least another switch device, to at least one second point (20, 22, 24), in particular to at least one destination device and/or to at least another switch device, the switch device (100; 100′) comprising at least one virtual channel (30, 32), wherein it is possible to arbitrate and/or differentiate data, in particular data packets or data streams, being transmitted within the same virtual channel (30, 32), it is proposed that the switch device (100; 100′) comprises at least two ports (40, 42), in particular input ports, for receiving and/or at least two ports (50, 52), in particular output ports, for sending the data, in particular the data packet or data stream, the ports (40, 42, 50, 52) being respectively assigned to the virtual channel (30, 32).

摘要翻译： 为了提供将至少一个第一点（10,12）连接到至少一个第二点（20,12）的开关装置（100; 100'），特别是连接至少一个源装置和/或至少另一个开关装置 ，22,24），特别是至少一个目的地设备和/或至少另一个交换设备，所述交换设备（100; 100'）包括至少一个虚拟通道（30,32），其中可以 仲裁和/或区分在同一虚拟通道（30,32）内发送的数据，特别是数据分组或数据流，建议交换设备（100; 100'）包括至少两个端口（40,42 ），特别是输入端口，用于接收和/或至少两个端口（50,52），特别是输出端口，用于发送数据，特别是数据分组或数据流，端口（40,42,50， 52）被分配给虚拟通道（30,32）。

公开(公告)号：US08230289B2

公开(公告)日：2012-07-24

申请号：US12161674

申请日：2006-11-14

申请人： Ewa Hekstra-Nowacka ,  Andrei Radulescu ,  David R. Evoy

发明人： Ewa Hekstra-Nowacka ,  Andrei Radulescu ,  David R. Evoy

IPC分类号： G08C25/02 ,  H04L1/18

CPC分类号： G06F15/17 ,  H04L1/1877 ,  H04L1/1887

摘要： A data processor system includes a first data processor unit for transmitting data units to a second data processor unit and a retry buffer for temporarily storing transmitted data units. The second data processor unit receives the transmitted data and includes an error detector for detecting an error in the received data. When an error is detected, the first data processor unit is notified and a controller causes a data selector to select data from a retry buffer. The first data processor unit limits retransmission of a data unit to a predetermined maximum number of times irrespective of whether the data unit is correctly received or not. This allows for an undisturbed flow of streaming data with an increased reliability.

摘要翻译： 数据处理器系统包括用于将数据单元发送到第二数据处理器单元的第一数据处理器单元和用于临时存储发送数据单元的重试缓冲器。 第二数据处理器单元接收所发送的数据，并且包括用于检测接收到的数据中的错误的错误检测器。 当检测到错误时，通知第一数据处理器单元，并且控制器使数据选择器从重试缓冲器中选择数据。 第一数据处理器单元将数据单元的重传限制到预定的最大次数，而不管数据单元是否被正确接收。 这允许流量数据的流量不受干扰，并具有增加的可靠性。

公开(公告)号：US07969970B2

公开(公告)日：2011-06-28

申请号：US11577179

申请日：2005-10-07

申请人： Artur Tadeusz Burchard ,  Ewa Hekstra-Nowacka

发明人： Artur Tadeusz Burchard ,  Ewa Hekstra-Nowacka

IPC分类号： H04L12/50 ,  H04L12/28

CPC分类号： H04Q11/04 ,  H04L49/205 ,  H04L49/3045 ,  H04Q2213/13103 ,  H04Q2213/1325 ,  H04Q2213/13399

摘要： In order to provide a switch device (100; 100′) connecting at least one first point (10, 12), in particular connecting at least one source device and/or at least another switch device, to at least one second point (20, 22, 24), in particular to at least one destination device and/or to at least another switch device, the switch device (100; 100′) comprising at least one virtual channel (30, 32), wherein it is possible to arbitrate and/or differentiate data, in particular data packets or data streams, being transmitted within the same virtual channel (30, 32), it is proposed that the switch device (100; 100′) comprises at least two ports (40, 42), in particular input ports, for receiving and/or at least two ports (50, 52), in particular output ports, for sending the data, in particular the data packet or data stream, the ports (40, 42, 50, 52) being respectively assigned to the virtual channel (30, 32).

摘要翻译： 为了提供将至少一个第一点（10,12）连接到至少一个第二点（20,12）的开关装置（100; 100'），特别是连接至少一个源装置和/或至少另一个开关装置 ，22,24），特别是至少一个目的地设备和/或至少另一个交换设备，所述交换设备（100; 100'）包括至少一个虚拟通道（30,32），其中可以 仲裁和/或区分在同一虚拟通道（30,32）内发送的数据，特别是数据分组或数据流，建议交换设备（100; 100'）包括至少两个端口（40,42 ），特别是输入端口，用于接收和/或至少两个端口（50,52），特别是输出端口，用于发送数据，特别是数据分组或数据流，端口（40,42,50， 52）被分配给虚拟通道（30,32）。

公开(公告)号：US08732325B2

公开(公告)日：2014-05-20

申请号：US11914230

申请日：2006-05-03

申请人： Ewa Hekstra-Nowacka

发明人： Ewa Hekstra-Nowacka

IPC分类号： G06F15/16 ,  G06F15/173 ,  H04B7/212

CPC分类号： H04L47/10

摘要： A device for transmitting data to a further device is arranged for transmitting a first class of data as a guaranteed stream of data-units, and for transmitting a second class of data-units on a best effort basis. The device starts the transmission of a burst of data-units which belong to the second class at a point in time where the remaining time interval until the start of the next burst of first-class data minus the required time for transmitting the burst of second-class of data is less than a predetermined time.

摘要翻译： 用于将数据发送到另一设备的设备被布置为用于发送作为数据单元的保证流的第一类数据，并且用于以尽力为基础发送第二类数据单元。 在第一类数据的下一个脉冲串的开始之前的剩余时间间隔减去用于发送第二类数据的脉冲串的所需时间的时间点之前，设备开始属于第二类的数据单元脉冲串的传输 数据类型小于预定时间。

公开(公告)号：US08160091B2

公开(公告)日：2012-04-17

申请号：US11817791

申请日：2006-03-01

申请人： Ewa Hekstra-Nowacka ,  Peter Van Den Hamer ,  Cornelis Hermanus Van Berkel ,  Andrei Radulescu

发明人： Ewa Hekstra-Nowacka ,  Peter Van Den Hamer ,  Cornelis Hermanus Van Berkel ,  Andrei Radulescu

IPC分类号： H04L12/43

CPC分类号： H04J3/0635 ,  H04L7/0008

摘要： A data processing system according to the invention comprising a group of at least a first and a second module, wherein each module has a data processing facility, a clock for timing data transmissions from the module to another module, a time-slot counter for counting a number of time slots which are available for transmission of data. The modules have a first operational state wherein the counted number of time slots is less than or equal to a predetermined number, in which operational state data transmission is enabled, and a second operational state wherein the number is in excess of the predetermined number, in which second operational state data transmission is disabled, Each module has a notifying facility for notifying when it is in the second operational state. The data processing system has at least one detecting facility that detects whether the other modules have notified that they are in the second operational state and the modules each have an initialization facility for resetting the time-slot counter when the module is in the second operational state and each of the other modules has notified that it is in the second operational state.

摘要翻译： 根据本发明的数据处理系统包括至少第一和第二模块的组，其中每个模块具有数据处理设施，用于从模块到另一模块的定时数据传输的时钟，用于计数的时隙计数器 可用于传输数据的多个时隙。 模块具有第一操作状态，其中计数的时隙数小于或等于预定数量，其中操作状态数据传输被使能，以及第二操作状态，其中该数量超过预定数量，在 哪个第二操作状态数据传输被禁用，每个模块具有通知设备，用于在何时处于第二操作状态。 数据处理系统具有至少一个检测装置，其检测其他模块是否已经通知它们处于第二操作状态，并且模块各自具有用于当模块处于第二操作状态时复位时隙计数器的初始化设施 并且每个其他模块已经通知它处于第二操作状态。

公开(公告)号：US20090172198A1

公开(公告)日：2009-07-02

申请号：US11817791

申请日：2006-03-01

申请人： Ewa Hekstra-Nowacka ,  Peter Van Den Hamer ,  Cornelis Hermanus Van Berkel ,  Andrej Radulescu

发明人： Ewa Hekstra-Nowacka ,  Peter Van Den Hamer ,  Cornelis Hermanus Van Berkel ,  Andrej Radulescu

IPC分类号： G06F15/16

CPC分类号： H04J3/0635 ,  H04L7/0008

摘要： A data processing system according to the invention comprising a group of at least a first and a second module, wherein each module has a data processing facility, a clock for timing data transmissions from the module to another module, a time-slot counter for counting a number of time slots which are available for transmission of data. The modules have a first operational state wherein the counted number of time slots is less than or equal to a predetermined number, in which operational state data transmission is enabled, and a second operational state wherein the number is in excess of the predetermined number, in which second operational state data transmission is disabled, Each module has a notifying facility for notifying when it is in the second operational state. The data processing system has at least one detecting facility that detects whether the other modules have notified that they are in the second operational state and the modules each have an initialization facility for resetting the time-slot counter when the module is in the second operational state and each of the other modules has notified that it is in the second operational state.

摘要翻译： 根据本发明的数据处理系统包括至少第一和第二模块的组，其中每个模块具有数据处理设施，用于从模块到另一模块的定时数据传输的时钟，用于计数的时隙计数器 可用于传输数据的多个时隙。 模块具有第一操作状态，其中计数的时隙数小于或等于预定数量，其中操作状态数据传输被使能，以及第二操作状态，其中该数量超过预定数量，在 哪个第二操作状态数据传输被禁用，每个模块具有通知设备，用于在何时处于第二操作状态。 数据处理系统具有至少一个检测装置，其检测其他模块是否已经通知它们处于第二操作状态，并且模块各自具有用于当模块处于第二操作状态时复位时隙计数器的初始化设施 并且每个其他模块已经通知它处于第二操作状态。

公开(公告)号：US20080209064A1

公开(公告)日：2008-08-28

申请号：US11914230

申请日：2006-05-03

申请人： Ewa Hekstra-Nowacka

发明人： Ewa Hekstra-Nowacka

IPC分类号： G06F15/16

CPC分类号： H04L47/10

摘要： A device (D1) for transmitting data to a further device (D2) is arranged for transmitting a first class of data (GT) as a guaranteed stream of data-units, and for transmitting a second class of data-units (BE) on a best effort basis. The device (D1) starts the transmission of a burst of data-units which belong to the second class (BE) at a point in time (t2_start) where the remaining time interval (t1_start) until the start of the next burst of first-class data (GT) minus the required time (t2_burst) for transmitting the burst of second-class of data is less than a predetermined time (Tp).

摘要翻译： 用于向另一设备（D 2）发送数据的设备（D 1）被布置为用于发送作为数据单元的保证流的第一类数据（GT），并且用于发送第二类数据单元（BE ）尽力而为。 设备（D 1）在剩余时间间隔（t 1_start）的时间点（t 2_start）开始属于第二类（BE）的数据单元的突发，直到开始 第一类数据（GT）的下一个突发减去用于发送第二类数据的突发的所需时间（t 2 _burst）小于预定时间（Tp）。

公开(公告)号：US08065493B2

公开(公告)日：2011-11-22

申请号：US11917020

申请日：2006-06-09

申请人： Artur Tadeusz Burchard ,  Ewa Hekstra-Nowacka ,  Peter Van Den Hamer ,  Atul Pratap Chauhan

发明人： Artur Tadeusz Burchard ,  Ewa Hekstra-Nowacka ,  Peter Van Den Hamer ,  Atul Pratap Chauhan

IPC分类号： G06F12/00

CPC分类号： G06F13/1673

摘要： A memory controller (SMC) is provided the for coupling a memory (MEM) to a network (N). The network (N) comprises at least one network interface (PCIEI) having network interface buffers (TPB, FCB) for implementing a flow control across the network (N). The memory controller (SMC) comprises a buffer managing unit (BMU) for managing the buffering of data from the network (N) to exchange data with the memory (MEM) in bursts. The buffer managing unit (BMU) furthermore monitors the network interface buffers (TPB, FCB) in order to determine whether sufficient data is present in the network interface buffers (FCB) such that a burst of data can be written to the memory (MEM) and whether sufficient space is available in the network interface buffers (TPB) such that a burst of data from the memory (MEM) can be buffered in the network interface buffers (TPB). The buffer managing unit (BMU) controls the access to the memory (MEM) according to according to the data and/or space in the network interface buffers (FCB, TPB).

摘要翻译： 提供存储器控制器（SMC），用于将存储器（MEM）耦合到网络（N）。 网络（N）包括至少一个具有网络接口缓冲器（TPB，FCB）的网络接口（PCIEI），用于实现跨越网络（N）的流量控制。 存储器控制器（SMC）包括缓冲器管理单元（BMU），用于管理来自网络（N）的数据缓冲以与脉冲串中的存储器（MEM）交换数据。 缓冲器管理单元（BMU）还监视网络接口缓冲器（TPB，FCB），以便确定网络接口缓冲器（FCB）中是否存在足够的数据，使得可将数据突发写入存储器（MEM） 以及在网络接口缓冲器（TPB）中是否有足够的空间，使得可以在网络接口缓冲器（TPB）中缓冲来自存储器（MEM）的数据突发。 缓冲器管理单元（BMU）根据网络接口缓冲器（FCB，TPB）中的数据和/或空间来控制对存储器（MEM）的访问。

公开(公告)号：US08037254B2

公开(公告)日：2011-10-11

申请号：US11917018

申请日：2006-06-09

申请人： Artur Burchard ,  Ewa Hekstra-Nowacka ,  Atul P. S. Chauhan

发明人： Artur Burchard ,  Ewa Hekstra-Nowacka ,  Atul P. S. Chauhan

IPC分类号： G06F12/00

CPC分类号： G06F13/1673

摘要： A memory controller (SMC) is provided for coupling a memory (MEM) to a network (N; IM). The memory controller (SMC) comprises a first interface (PI) for connecting the memory controller (SMC) to the network (N; IM). The first interface (PI) is arranged for receiving and transmitting data streams (ST1-ST4). A streaming memory unit (SMU) is coupled to the first interface (PI) for controlling data streams (ST1-ST4) between the network (N; IM) and the memory (MEM). Said streaming memory unit (SMU) comprises a buffer (B) for temporarily storing at least part of the data streams (ST1-ST4). A buffer managing unit (BMU) is provided for managing a temporarily storing of data streams (ST1-ST4) in the buffer (B) in a first and second operation mode (1OM; 2OM). In the first operation mode (1OM), data from the data streams (ST1-ST4) to be stored in the memory (MEM) are temporarily stored in the buffer (B) until a portion of the buffer (B) is occupied. In the second operation mode (2OM), after the portion of the buffer (B) is occupied, the buffer managing unit (BMU) divides the buffer (B) into a pre-fetch buffer (PFB) for buffering pre-fetched data from the memory (MEM) and a write-back buffer (WBB) for buffering data to be written back to the memory (MEM).

摘要翻译： 提供存储器控制器（SMC）用于将存储器（MEM）耦合到网络（N; IM）。 存储器控制器（SMC）包括用于将存储器控制器（SMC）连接到网络（N; IM）的第一接口（PI）。 第一接口（PI）被布置用于接收和发送数据流（ST1-ST4）。 流存储器单元（SMU）耦合到第一接口（PI），用于控制网络（N，IM）和存储器（MEM）之间的数据流（ST1-ST4）。 所述流式存储单元（SMU）包括用于临时存储至少部分数据流（ST1-ST4）的缓冲器（B）。 提供缓冲器管理单元（BMU），用于在第一和第二操作模式（10OM; 20M）中管理缓冲器（B）中的数据流（ST1-ST4）的临时存储。 在第一操作模式（1OM）中，将存储在存储器（MEM）中的数据流（ST1-ST4）的数据临时存储在缓冲器（B）中，直到缓冲器（B）的一部分被占用。 在第二操作模式（2OM）中，在缓冲器（B）的部分被占用之后，缓冲器管理单元（BMU）将缓冲器（B）分为预取缓冲器（PFB），用于将预取数据从 存储器（MEM）和用于缓冲要写回到存储器（MEM）的数据的回写缓冲器（WBB）。

公开(公告)号：US20100198936A1

公开(公告)日：2010-08-05

申请号：US11720820

申请日：2005-11-30

申请人： Artur Burchard ,  Ewa Hekstra-Nowacka ,  Francoise J. Harmsze ,  Peter Van Den Hamer

发明人： Artur Burchard ,  Ewa Hekstra-Nowacka ,  Francoise J. Harmsze ,  Peter Van Den Hamer

IPC分类号： G06F15/16 ,  G06F15/167 ,  G06F12/00

CPC分类号： H04L49/9063 ,  G06F13/1673 ,  H04L49/90

摘要： A memory controller (SMC) is provided for coupling a memory (MEM) to a network (N). The memory controller (SMC) comprises a first interface (PI), a streaming memory unit (SMU) and a second interface (MI). The first interface (PI) is used for connecting the memory controller (SMC) to the network (N) for receiving and transmitting data streams (ST1-ST4). The streaming memory unit (SMU) is coupled to the first interface (PI) for controlling data streams (ST1-ST4) between the network (N) and the memory (MEM). The streaming memory unit (SMU) comprises a buffer (B) for temporarily storing at least part of the data streams (ST1-ST4) and a buffer managing unit (BMU) for managing the temporarily storing of the data streams (ST1-ST4) in the buffer (B). The second interlace (MI) is coupled to the streaming memory unit (SMU) for connecting the memory controller (SMC) to the memory (MEM) in order to exchange data with the memory (MEM) in bursts. The streaming memory unit (SMU) is provided to implement network services of the network (N) onto the memory (MEM).

摘要翻译： 提供存储器控制器（SMC）用于将存储器（MEM）耦合到网络（N）。 存储器控制器（SMC）包括第一接口（PI），流存储器单元（SMU）和第二接口（MI）。 第一接口（PI）用于将存储器控制器（SMC）连接到网络（N），用于接收和发送数据流（ST1-ST4）。 流存储器单元（SMU）耦合到第一接口（PI），用于控制网络（N）和存储器（MEM）之间的数据流（ST1-ST4）。 流存储器单元（SMU）包括用于临时存储至少部分数据流（ST1-ST4）的缓冲器（B）和用于管理临时存储数据流的缓冲器管理单元（BMU）（ST1-ST4） 在缓冲器（B）中。 第二交错（MI）耦合到流存储器单元（SMU），用于将存储器控制器（SMC）连接到存储器（MEM），以便以突发方式与存储器（MEM）交换数据。 提供流式存储器单元（SMU）以将网络（N）的网络服务实现到存储器（MEM）上。