利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

4 条记录 (耗时 0.01 秒)

    PIPELINE PROCESSOR AND AN EQUAL MODEL CONSERVATION METHOD
    2.
    发明申请
    PIPELINE PROCESSOR AND AN EQUAL MODEL CONSERVATION METHOD 有权
    管道加工器和等效模型保存方法

    公开(公告)号：US20110296143A1

    公开(公告)日：2011-12-01

    申请号：US12982201

    申请日：2010-12-30

    申请人： Heejun Shim ,  Yenjo Han ,  Jae-Young Kim ,  Yeon-Gon Cho ,  Jinseok Lee

    发明人： Heejun Shim ,  Yenjo Han ,  Jae-Young Kim ,  Yeon-Gon Cho ,  Jinseok Lee

    IPC分类号： G06F9/38

    CPC分类号： G06F11/1407 ,  G06F9/3857 ,  G06F9/3861 ,  G06F9/3867

    摘要： A pipeline processor which meets a latency restriction on an equal model is provided. The pipeline processor includes a pipeline processing unit to process an instruction at a plurality of stages and an equal model compensator to store the results of the processing of some or all of the instructions located in the pipeline processing unit and to write the results of the processing in a register file based on the latency of each instruction.

    摘要翻译： 提供了一种满足相等模型的等待时间限制的流水线处理器。 流水线处理器包括处理多级指令的流水线处理单元和相等模型补偿器，以存储位于流水线处理单元中的部分或全部指令的处理结果，并写入处理结果 基于每个指令的延迟，在一个寄存器文件中。

    Processor with reconfigurable architecture including a token network simulating processing of processing elements
    3.
    发明授权
    Processor with reconfigurable architecture including a token network simulating processing of processing elements 有权
    具有可重构架构的处理器，包括模拟处理元件处理的令牌网络

    公开(公告)号：US09342478B2

    公开(公告)日：2016-05-17

    申请号：US12581229

    申请日：2009-10-19

    申请人： Heejun Shim ,  Sukjin Kim ,  Hyunchul Park ,  Scott Mahlke ,  Yongjun Park

    发明人： Heejun Shim ,  Sukjin Kim ,  Hyunchul Park ,  Scott Mahlke ,  Yongjun Park

    IPC分类号： G06F15/78 ,  G06F13/42

    CPC分类号： G06F15/7867 ,  G06F13/42 ,  Y02D10/12 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

    摘要： Disclosed is configuration memory access technology in a processor with a reconfigurable architecture. The processor with the reconfigurable architecture includes an array of processing elements (PEs), a configuration memory and a token network. The configuration memory stores configuration data associated with controlling data flow of the respective PEs. The token network reads the configuration data from the configuration memory, estimates data flow of the PEs from the read configuration data, reads required configuration data from the configuration memory based on the estimated data flow, and supplies the required configuration data to corresponding PEs. By reducing configuration memory access frequency through a token network, power consumption may be reduced.

    摘要翻译： 公开了具有可重构架构的处理器中的配置存储器访问技术。 具有可重构架构的处理器包括处理元件（PE），配置存储器和令牌网络的阵列。 配置存储器存储与控制各个PE的数据流相关联的配置数据。 令牌网络从配置存储器读取配置数据，根据读取的配置数据估计PE的数据流，基于估计的数据流从配置存储器读取所需的配置数据，并将所需的配置数据提供给相应的PE。 通过令牌网络减少配置存储器访问频率，可能会降低功耗。

    PROCESSOR WITH RECONFIGURABLE ARCHITECTURE
    4.
    发明申请
    PROCESSOR WITH RECONFIGURABLE ARCHITECTURE 有权
    具有可重构架构的处理器

    公开(公告)号：US20100211747A1

    公开(公告)日：2010-08-19

    申请号：US12581229

    申请日：2009-10-19

    申请人： Heejun SHIM ,  Sukjin KIM ,  Hyunchul PARK ,  Scott Mahike ,  Yongjun PARK

    发明人： Heejun SHIM ,  Sukjin KIM ,  Hyunchul PARK ,  Scott Mahike ,  Yongjun PARK

    IPC分类号： G06F15/80 ,  G06F9/06 ,  G06F12/02

    CPC分类号： G06F15/7867 ,  G06F13/42 ,  Y02D10/12 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

    摘要： Disclosed is configuration memory access technology in a processor with a reconfigurable architecture. The processor with the reconfigurable architecture includes an array of processing elements (PEs), a configuration memory and a token network. The configuration memory stores configuration data associated with controlling data flow of the respective PEs. The token network reads the configuration data from the configuration memory, estimates data flow of the PEs from the read configuration data, reads required configuration data from the configuration memory based on the estimated data flow, and supplies the required configuration data to corresponding PEs. By reducing configuration memory access frequency through a token network, power consumption may be reduced.

    摘要翻译： 公开了具有可重构架构的处理器中的配置存储器访问技术。 具有可重构架构的处理器包括处理元件（PE），配置存储器和令牌网络的阵列。 配置存储器存储与控制各个PE的数据流相关联的配置数据。 令牌网络从配置存储器读取配置数据，根据读取的配置数据估计PE的数据流，基于估计的数据流从配置存储器读取所需的配置数据，并将所需的配置数据提供给相应的PE。 通过令牌网络减少配置存储器访问频率，可能会降低功耗。