利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

4 条记录 (耗时 0.011 秒)

    Dynamic generic cell rate algorithm for policing ABR traffic
    1.
    发明授权
    Dynamic generic cell rate algorithm for policing ABR traffic 有权
    用于监管ABR流量的动态通用信元速率算法

    公开(公告)号：US06331970B1

    公开(公告)日：2001-12-18

    申请号：US09220857

    申请日：1998-12-28

    申请人： Benjamin B. Nieh ,  John F. Pillar ,  Jacob Guttman ,  Bernard Marchand ,  Sameh Rabie

    发明人： Benjamin B. Nieh ,  John F. Pillar ,  Jacob Guttman ,  Bernard Marchand ,  Sameh Rabie

    IPC分类号： H04L1256

    CPC分类号： H04L12/5601 ,  H04L2012/5629 ,  H04L2012/5635 ,  H04L2012/5636

    摘要： In an ATM communication system, a source transmitting in accordance with an Available Bit Rate service category must be policed to ensure that the cells are transmitted at a rate within the cell rate specified by the network at any given time. The usage parameter control system can only store a limited number of pending cell transmission rates to be enforced, and must make approximations by discarding certain stored pending cell transmission rates in order to make room for new cell transmission rates. This invention is directed towards a method for selecting which stored cell rates to discard that allows less cheating room in the cell rate enforcement than does the prior art, and that does not over-police.

    摘要翻译： 在ATM通信系统中，必须对根据可用比特率服务类别进行发送的源进行监管，以确保以任何给定时间由网络指定的小区速率内的小区发送小区。 使用参数控制系统只能存储要强制执行的有限数量待决小区传输速率，并且必须通过丢弃某些存储的待决小区传输速率来进行近似，以便为新的小区传输速率腾出空间。 本发明涉及一种用于选择哪些存储的信元速率丢弃的方法，其允许比现有技术更少的小区欺骗室，并且不会过警。

    Duplex processor arrangement for a switching system
    3.
    发明授权
    Duplex processor arrangement for a switching system 失效
    用于交换系统的双工处理器布置

    公开(公告)号：US5204952A

    公开(公告)日：1993-04-20

    申请号：US734033

    申请日：1991-07-23

    申请人： David J. Ayers ,  Jacob Guttman

    发明人： David J. Ayers ,  Jacob Guttman

    IPC分类号： G06F1/12 ,  G06F15/17

    CPC分类号： G06F1/12 ,  G06F15/17

    摘要： The invention provides a duplex processor arrangement wherein the processors are only pseudo-synchronized to each other. Each processor is provided with its own independent clock circuit and the two clock circuits operate at the same nominal frequency. A circuit means is provided for periodically forcing a rendezvous between processors whereat a controller circuit ensures that the processors have processed the same information since the last rendezvous. Each processor comprises a match circuit including memory means connected to store address/data information related to instructions performed by the processors. Each match circuit compares the information from the processors and generates an alarm signal upon a mismatch.

    摘要翻译： 本发明提供了一种双工处理器装置，其中处理器彼此仅被伪同步。 每个处理器都设有自己的独立时钟电路，两个时钟电路以相同的额定频率工作。 提供了一种电路装置，用于周期性地强制处理器之间的会合，其中控制器电路确保处理器自上次会合以来已经处理了相同的信息。 每个处理器包括匹配电路，其包括连接以存储与由处理器执行的指令相关的地址/数据信息的存储器装置。 每个匹配电路比较来自处理器的信息，并且在不匹配时产生报警信号。