公开(公告)号：US5600581A

公开(公告)日：1997-02-04

申请号：US391880

申请日：1995-02-22

申请人： James D. Dworkin ,  Philip B. Giangarra ,  Stephen L. Smith

发明人： James D. Dworkin ,  Philip B. Giangarra ,  Stephen L. Smith

IPC分类号： G06F1/03 ,  H03M7/50 ,  G06F1/02 ,  G06F7/00 ,  G06F15/00

CPC分类号： H03M7/50 ,  G06F1/0307

摘要： A converter which may be used for implementing either logarithmic or inverse-logarithmic functions includes a memory, a multiplier, and an adder. The memory stores a plurality of pre-computed values which are used in an interpolation to estimate a logarithmic or inverse-logarithmic function over a domain of input signals.

摘要翻译： 可用于实现对数或反对数函数的转换器包括存储器，乘法器和加法器。 存储器存储用于内插中的多个预先计算的值以估计输入信号的域上的对数或反对数函数。

公开(公告)号：US5553012A

公开(公告)日：1996-09-03

申请号：US401515

申请日：1995-03-10

申请人： John M. Buss ,  James D. Dworkin ,  Scott E. Lloyd ,  Shao W. Pan ,  Stephen L. Smith ,  Shay-Ping T. Wang

发明人： John M. Buss ,  James D. Dworkin ,  Scott E. Lloyd ,  Shao W. Pan ,  Stephen L. Smith ,  Shay-Ping T. Wang

IPC分类号： G06F7/552 ,  G06F7/556 ,  G06F1/02 ,  G06F7/00 ,  G06F15/00 ,  H03M7/50

CPC分类号： G06F7/556

摘要： A circuit and method for computing an exponential signal x.sup.g is provided. The circuit includes a logarithm converter which converts an input signal to binary word that represents the logarithm of an input signal x. A first shift register shifts the binary word in a bit-wise fashion to produce a first intermediate value; while a second shift register shifts the binary word in a bit-wise fashion to produce a second intermediate value. The shift registers may be implemented using multiplexers. The shifting operations are equivalent to multiplying the intermediate values by a factor which is a power of two. The first intermediate value is either added to or subtracted from the second intermediate value to produce a combined value. An inverse-logarithm converter converts the combined value to the exponential signal.

摘要翻译： 提供了一种用于计算指数信号xg的电路和方法。 该电路包括将输入信号转换为表示输入信号x的对数的二进制字的对数转换器。 第一移位寄存器以逐位方式移位二进制字以产生第一中间值; 而第二移位寄存器以逐位方式移位二进制字以产生第二中间值。 移位寄存器可以使用多路复用器来实现。 移位操作等效于将中间值乘以2的幂。 将第一中间值添加到第二中间值或从第二中间值中减去以产生组合值。 反向对数转换器将组合值转换为指数信号。

公开(公告)号：US5604691A

公开(公告)日：1997-02-18

申请号：US381167

申请日：1995-01-31

申请人： James D. Dworkin ,  John M. Buss

发明人： James D. Dworkin ,  John M. Buss

IPC分类号： G06F1/03 ,  G06F7/556 ,  H03M7/50 ,  G06F7/00 ,  G06F1/02 ,  G06F15/00

CPC分类号： G06F7/556 ,  G06F1/0307 ,  H03M7/50

摘要： A converter which may be used for implementing either logarithmic or inverse-logarithmic functions is disclosed. The converter includes a memory, two multiplier, and two adders. The memory stores a plurality of coefficient which are based on a second-order Taylor polynomial used to estimate a logarithmic or inverse-logarithmic function over a domain of input values. A method of using the converter is also disclosed.

摘要翻译： 公开了可用于实现对数或反对数函数的转换器。 该转换器包括一个存储器，两个乘法器和两个加法器。 存储器存储基于用于估计输入值的域上的对数或反对数函数的二阶泰勒多项式的多个系数。 还公开了一种使用该转​​换器的方法。

公开(公告)号：US07142669B2

公开(公告)日：2006-11-28

申请号：US09725821

申请日：2000-11-29

申请人： James D. Dworkin ,  Michael J. Torla

发明人： James D. Dworkin ,  Michael J. Torla

IPC分类号： H04L9/28 ,  G06F7/76 ,  G06F17/10

CPC分类号： H04L9/0643 ,  H04L2209/122 ,  H04L2209/20

摘要： A Message Digest Hardware Accelerator (MDHA) 10 for implementing multiple cryptographic hash algorithms such as the Secure Hashing Algorithm 1 (SHA-1), the Message Digest 4 (MD4) algorithm and the Message Digest 5 (MD5) algorithm. A register file (12) is initialized to different data values. A function circuit (22) performs logical operations based on the selected algorithm and provides a data value to a summing circuit (30) that is summed with mode dependent constant values selected from registers (34 and 36), round and step dependent data words generated by a register array block (32) to calculate the hash value for a text message stored in registers (100–115).

摘要翻译： 用于实现诸如安全散列算法1（SHA-1），消息摘要4（MD4）算法和消息摘要5（MD5）算法的多个加密散列算法的消息摘要硬件加速器（MDHA）10。 寄存器文件（12）被初始化为不同的数据值。 功能电路（22）基于所选择的算法执行逻辑运算，并将数据值提供给求和电路（30），该求和电路（30）与从寄存器（34和36）中选择的与模式相关的常数值相加，产生的循环和步长依赖数据字 通过寄存器阵列块（32）来计算存储在寄存器（100-115）中的文本消息的散列值。

公开(公告)号：US6144977A

公开(公告)日：2000-11-07

申请号：US499988

申请日：1995-07-10

申请人： Philip B. Giangarra ,  James D. Dworkin

发明人： Philip B. Giangarra ,  James D. Dworkin

IPC分类号： H03M5/00 ,  G06F15/00 ,  G06F7/00 ,  G06F7/38

CPC分类号： H03M5/00

摘要： A programmable numeric converter (10) converts a floating point number to a fixed point format by selecting the proper offset. The mantissa is loaded with an implied value one into the least significant, or most significant, bits of the shifter (20). The programmable offset is added (24) to the exponent to determine the number of shifts to the mantissa bits. The number of bits of resolution necessary in the fixed point number is reduced because the offset can be programmed to move the decimal point to the left, or to the right, to provide accuracy wherever the significant digits are located. That is, the decimal point is moved left to provide more resolution in the fractional portion of the fixed point number for small numbers. Alternately, the decimal point is moved right to provide more resolution in the whole number portion of the fixed point number for large numbers.

摘要翻译： 可编程数字转换器（10）通过选择适当的偏移将浮点数转换为固定点格式。 尾数被加载到移位器（20）的最低有效位或最高有效位中。 将可编程偏移量（24）加到指数，以确定向尾数位移动的次数。 由于偏移量可编程为将小数点向左或向右移动，以提供有效数位所在位置的精确度，所以固定点编号所需的分辨率位数减少。 也就是说，小数点向左移动，以在小数字的固定点数的小数部分中提供更多的分辨率。 或者，小数点向右移动，以在大数量的固定点数的整数部分中提供更多的分辨率。