公开(公告)号：US4928162A

公开(公告)日：1990-05-22

申请号：US158486

申请日：1988-02-22

申请人： Israel A. Lesk ,  Ronald E. Thomas ,  George W. Hawkins ,  James M. Rugg

发明人： Israel A. Lesk ,  Ronald E. Thomas ,  George W. Hawkins ,  James M. Rugg

IPC分类号： H01L23/50 ,  H01L23/485 ,  H01L23/495

CPC分类号： H01L24/06 ,  H01L23/49503 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49 ,  H01L24/48 ,  H01L2924/00014 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01082 ,  H01L2924/10253

摘要： An improved semiconductor die for plastic encapsulated semiconductor devices which impedes the inherent delamination caused by the differing expansion coefficients of the semiconductor die and plastic encapsulation. Topological configurations are processed in the die corners of the semiconductor die which are void of circuitry. The topological configurations act as barriers and slow the delamination progression. This leaves the operational circuitry unaffected for an increased time thereby increasing device lifetime.

摘要翻译： 用于塑料封装的半导体器件的改进的半导体管芯，其阻止由半导体管芯和塑料封装的不同膨胀系数引起的固有分层。 拓扑结构在半导体管芯的模具角处被处理，这些电路没有电路。 拓扑结构作为障碍，减缓分层进程。 这使得操作电路不受影响以增加时间，从而增加器件寿命。

公开(公告)号：US4701775A

公开(公告)日：1987-10-20

申请号：US789673

申请日：1985-10-21

申请人： Stephen J. Cosentino ,  James M. Rugg ,  Richard W. Mauntel

发明人： Stephen J. Cosentino ,  James M. Rugg ,  Richard W. Mauntel

IPC分类号： H01L21/265 ,  H01L21/8238 ,  H01L29/10 ,  H01L29/78 ,  H01L27/02

CPC分类号： H01L29/1033 ,  H01L21/2652 ,  H01L21/823807 ,  H01L29/1079 ,  H01L29/1083

摘要： A deep, buried n.sup.- channel blanket implant beneath both n.sup.- channel and p-channel devices in MOS integrated circuits, whether complementary MOS (CMOS) or not. It is known to use deep, lightly-doped n.sup.- channel implant to improve the characteristics of p-channel (PMOS) devices, although one skilled in the art would expect such an n.sup.- implant to be detrimental to n-channel (NMOS) devices. It has been discovered that such implants not only do not degrade the NMOS devices, but in fact improve their performance, with respect to body effect and junction capacitance.

摘要翻译： MOS集成电路中的n沟道和p沟道器件之下的深埋N沟道覆盖层，无论是互补MOS（CMOS）还是互补MOS（CMOS）。 已知使用深的，轻掺杂的n沟道注入来改善p沟道（PMOS）器件的特性，尽管本领域技术人员将期望这种n-注入对n沟道（NMOS）的影响是不利的， 设备。 已经发现，这样的植入物不仅不会降低NMOS器件，而且实际上改善了它们对于身体效应和结电容的性能。

公开(公告)号：US5477467A

公开(公告)日：1995-12-19

申请号：US891902

申请日：1992-06-01

申请人： James M. Rugg

发明人： James M. Rugg

IPC分类号： G06F17/50 ,  H01L27/02 ,  H01L27/06 ,  G01F17/50

CPC分类号： G06F17/5081 ,  H01L27/0207 ,  H01L27/0623

摘要： A BiCMOS integrated circuit design having an oversized isolation area surrounding circuit elements which are non-scaleable is provided. The non-scaleable circuit elements can be removed from the layout, and the remaining scaleable elements shrunk by a CAD system. After shrinking the scaleable elements and the isolation area, the non-scaleable elements are returned to the layout at their original size, and located within the scaled-down isolation area.

摘要翻译： 提供了一种BiCMOS集成电路设计，其具有不可缩放的围绕电路元件的超大隔离区域。 不可缩放的电路元件可以从布局中移除，其余的可缩放元件由CAD系统收缩。 在缩放可缩放元件和隔离区域之后，不可缩放元件以其原始尺寸返回到布局，并位于缩小的隔离区域内。