公开(公告)号：US06944809B2

公开(公告)日：2005-09-13

申请号：US10214025

申请日：2002-08-06

申请人： Andrew W. Lai ,  Randy J. Simmons ,  Teymour M. Mansour ,  Vincent L. Tong ,  Jeffrey V. Lindholm ,  Jay T. Young ,  William R. Troxel ,  Sridhar Krishnamurthy

发明人： Andrew W. Lai ,  Randy J. Simmons ,  Teymour M. Mansour ,  Vincent L. Tong ,  Jeffrey V. Lindholm ,  Jay T. Young ,  William R. Troxel ,  Sridhar Krishnamurthy

IPC分类号： G06F17/50 ,  G01R31/28

CPC分类号： G06F17/5054

摘要： Methods of optimizing the use of routing resources in programmable logic devices (PLDs) to minimize test time. A set of routing resources is identified that are not used in most designs, and a device model is provided to the user that prevents the use of these resources. Because the routing resources will never be used, they need not be tested by the PLD manufacturer, significantly reducing the test time. For example, each PLD within a PLD family is typically designed using a different number of similar tiles. Thus, smaller PLDs in the family include an unnecessarily large number of routing resources. These excessive routing resources can be disabled during implementation of a design. In another example, each tile along the edges of an array includes routing resources designed primarily to provide access to tiles that are not present. These redundant routing resources can be disabled during implementation of a design.

摘要翻译： 优化可编程逻辑器件（PLD）中路由资源使用的方法，以最小化测试时间。 识别出在大多数设计中未使用的一组路由资源，并且向用户提供阻止使用这些资源的设备模型。 由于路由资源永远不会被使用，所以不需要由PLD制造商进行测试，从而大大减少测试时间。 例如，PLD系列中的每个PLD通常使用不同数量的相似瓦片来设计。 因此，家族中较小的PLD包括不必要的大量路由资源。 这些过度的路由资源可以在实现设计期间被禁用。 在另一示例中，沿着阵列的边缘的每个瓦片包括主要用于提供对不存在的瓦片的访问的布线资源。 这些冗余路由资源可以在实现设计期间被禁用。

公开(公告)号：US08332788B1

公开(公告)日：2012-12-11

申请号：US13077544

申请日：2011-03-31

申请人： Jay T. Young ,  W. Story Leavesley, III

发明人： Jay T. Young ,  W. Story Leavesley, III

IPC分类号： G06F17/50

CPC分类号： G06F17/5054

摘要： A method of processing a logical netlist for implementing a circuit design within a programmable integrated circuit includes identifying a dynamically reconfigurable module (DRM) comprising a port from the logical netlist. The DRM defines a dynamically reconfigurable region of the integrated circuit that communicates with a module that is not dynamically reconfigurable via the port. First circuitry of the DRM and circuitry external to the DRM are implemented. The first circuitry connects to the circuitry external to the DRM via the port. The circuitry external to the DRM is within the module that is not dynamically reconfigurable. The method further includes locking routing resources connecting the circuitry external to the DRM to a location associated with a boundary of the DRM for the port; and implementing second circuitry of the DRM by reusing the locked routing resources. The second circuitry is routed to connect to the location associated with the boundary of the DRM for the port.

摘要翻译： 一种处理用于实现可编程集成电路内的电路设计的逻辑网表的方法包括从逻辑网表识别包括端口的动态可重配置模块（DRM）。 DRM定义了与不能通过端口动态重新配置的模块进行通信的集成电路的动态可重配置区域。 DRM的第一电路和DRM外部的电路被实现。 第一个电路通过端口连接到DRM外部的电路。 DRM外部的电路在不可动态重新配置的模块内。 该方法还包括将连接DRM外部的电路的路由资源锁定到与端口的DRM的边界相关联的位置; 并通过重新使用锁定的路由资源来实现DRM的第二电路。 路由第二电路以连接到与端口的DRM边界相关联的位置。

公开(公告)号：US07673272B1

公开(公告)日：2010-03-02

申请号：US11707318

申请日：2007-02-16

申请人： Jay T. Young

发明人： Jay T. Young

IPC分类号： G06F17/50

CPC分类号： G06F17/5036 ,  G06F17/5077

摘要： Method and apparatus for generating an area constraint for a module in a programmable logic device (PLD) is described. In an example, first logic resources are selected in a floorplan of the PLD for implementing a first module of a circuit design. A routing resource area constraint is defined that reserves first routing resources associated with the first logic resources and second routing resources associated with second logic resources. The second routing resources are required for use of the first logic resources. A logic resource area constraint is defined that reserves the first logic resources and excludes the second logic resources. The logic resource constraint area for the module may be non-rectangular or include multiple disjoint regions.

摘要翻译： 描述了用于为可编程逻辑器件（PLD）中的模块生成区域约束的方法和装置。 在一个示例中，在用于实现电路设计的第一模块的PLD的平面图中选择第一逻辑资源。 定义路由资源区域约束，其保留与第一逻辑资源相关联的第一路由资源和与第二逻辑资源相关联的第二路由资源。 需要第二路由资源来使用第一逻辑资源。 定义了逻辑资源区域约束，其中保留第一逻辑资源并排除第二逻辑资源。 模块的逻辑资源约束区域可以是非矩形的或包括多个不相交的区域。

公开(公告)号：US07480842B1

公开(公告)日：2009-01-20

申请号：US10892603

申请日：2004-07-16

申请人： Jay T. Young ,  Ian L. McEwen ,  Reto Stamm

发明人： Jay T. Young ,  Ian L. McEwen ,  Reto Stamm

IPC分类号： G01R31/28 ,  G06F11/00

CPC分类号： G06F11/263 ,  G01R31/31704 ,  G01R31/318516

摘要： The present invention includes an apparatus and method to optimize a set of test designs to obtain complete coverage while reducing bit stream size for programmable fabric. Test designs are selected that do not result in lost coverage. The method selects a set of test designs, removes the set of test designs, and then determines if coverage is lost. If coverage is lost, the method creates a new set of test designs to test the lost coverage. If the new set of test designs is smaller than the removed set, the new set of test designs is added to the test design suite; otherwise the removed test designs are added back to the test design suite. The decision to add the new test designs or removed test designs is based on a number of criteria including evaluating the number of uniquely tested resources in each test design.

摘要翻译： 本发明包括一种用于优化一组测试设计以获得完整覆盖同时减少可编程结构的位流大小的装置和方法。 选择的测试设计不会导致覆盖率的损失。 该方法选择一组测试设计，删除一组测试设计，然后确定覆盖是否丢失。 如果覆盖丢失，该方法将创建一组新的测试设计来测试丢失的覆盖。 如果新的一组测试设计小于移除的集合，则将新的测试设计集合添加到测试设计套件中; 否则将删除的测试设计添加回测试设计套件。 添加新的测试设计或删除的测试设计的决定基于许多标准，包括评估每个测试设计中唯一测试的资源的数量。

公开(公告)号：US07143384B1

公开(公告)日：2006-11-28

申请号：US10716947

申请日：2003-11-18

申请人： Jay T. Young ,  Jeffrey V. Lindholm ,  Sridhar Krishnamurthy

发明人： Jay T. Young ,  Jeffrey V. Lindholm ,  Sridhar Krishnamurthy

IPC分类号： G06F17/50 ,  G06F9/45

CPC分类号： G06F17/5077

摘要： Methods of routing a design in a programmable logic device (PLD) to increase the effectiveness of applying a multi-frame write (MFW) compression technique to the resulting configuration bitstream. The methods apply placement patterns and/or routing templates to encourage the inclusion of numbers of duplicated routing paths in the routed design. The duplicated routing paths result in duplicated configuration data. Thus, a configuration bitstream implementing the routed design in the PLD includes numbers of duplicated configuration data frames, and is well-suited to benefit from MFW compression techniques.

摘要翻译： 将设计路由到可编程逻辑器件（PLD）中以提高将多帧写入（MFW）压缩技术应用于所得配置比特流的有效性的方法。 这些方法应用放置模式和/或路由模板，以鼓励在路由设计中包含多个重复的路由路径。 复制的路由路径导致重复的配置数据。 因此，在PLD中实现路由设计的配置比特流包括复制的配置数据帧的数量，并且非常适合于受益于MFW压缩技术。

公开(公告)号：US07941777B1

公开(公告)日：2011-05-10

申请号：US11891141

申请日：2007-08-08

申请人： Jay T. Young ,  W. Story Leavesley, III

发明人： Jay T. Young ,  W. Story Leavesley, III

IPC分类号： G06F17/50

CPC分类号： G06F17/5054

摘要： A method of processing a logical netlist for implementing a circuit design within a programmable logic device includes identifying a dynamically reconfigurable module (DRM) including at least one port from the logical netlist and determining whether the port connects with function logic for a function of the DRM. If the port connects with function logic, logic is inferred that connects the function logic with logic that is external to the DRM. If the port does not connect with function logic, logic is inferred that connects the port of the DRM with logic that is external to the DRM according to an attribute associated with the port. The logical netlist is updated to specify the inferred logic.

摘要翻译： 一种处理用于在可编程逻辑设备内实现电路设计的逻辑网表的方法包括：从逻辑网表中识别包括至少一个端口的动态可重配置模块（DRM），并确定该端口是否与用于DRM​​功能的功能逻辑连接 。 如果端口与功能逻辑连接，则推断逻辑将功能逻辑与DRM外部的逻辑连接起来。 如果端口不与功能逻辑连接，则推断逻辑根据与端口相关联的属性将DRM的端口与DRM外部的逻辑连接。 更新逻辑网表以指定推断的逻辑。

公开(公告)号：US07600210B1

公开(公告)日：2009-10-06

申请号：US11238433

申请日：2005-09-28

申请人： Jeffrey M. Mason ,  Jay T. Young

发明人： Jeffrey M. Mason ,  Jay T. Young

IPC分类号： G06F17/50 ,  H03K17/693

CPC分类号： G06F17/5068 ,  G06F17/5054

摘要： Method, apparatus, and computer readable medium for modular circuit design for a programmable logic device (PLD) is described. In one example, a circuit design is captured. The circuit design includes a plurality of modules and one or more logic interface macros positioned on a floorplan. Each of the plurality of modules is one of a static module or a reconfigurable module. The one or more logic interface macros include programmable logic of the PLD and are positioned at one or more boundaries between one or more pairs of the plurality of modules. Each of the plurality of modules is implemented using information generated from the capturing step. The modules are assembled using the information generated from the capturing step and implementing step. Routing for a static module can cross a defined implementation area for a reconfigurable module, and a static module can be placed anywhere outside of reconfigurable module areas.

摘要翻译： 描述了用于可编程逻辑器件（PLD）的模块化电路设计的方法，装置和计算机可读介质。 在一个示例中，捕获电路设计。 电路设计包括多个模块和位于平面图上的一个或多个逻辑接口宏。 多个模块中的每一个是静态模块或可重构模块之一。 一个或多个逻辑接口宏包括PLD的可编程逻辑，并且位于多个模块中的一对或多对之间的一个或多个边界。 使用从捕获步骤生成的信息来实现多个模块中的每一个。 使用从捕获步骤和实施步骤生成的信息来组装模块。 静态模块的路由可以跨越可重新配置模块的定义的实现区域，并且静态模块可以放置在可重新配置模块区域之外的任何地方。

公开(公告)号：US07299430B1

公开(公告)日：2007-11-20

申请号：US11064369

申请日：2005-02-23

申请人： Ian L. McEwen ,  Jay T. Young

发明人： Ian L. McEwen ,  Jay T. Young

IPC分类号： G06F17/50 ,  G01R31/28

CPC分类号： G01R31/318519

摘要： A method of testing a programmable logic device (PLD) can include distinguishing between stages within the design that uniquely test a routing resource and stages that do not. The method also can include un-routing at least a portion of the design corresponding to one or more of the stages that do not uniquely test a routing resource. The stage(s) can be excluded from the design. The portion of the design that was un-routed can be re-routed by passing those stages that do not uniquely test a routing resource.

摘要翻译： 测试可编程逻辑器件（PLD）的方法可以包括区分设计中唯一测试路由资源的阶段和不进行路由资源的阶段。 该方法还可以包括对与不唯一测试路由资源的一个或多个阶段相对应的设计的至少一部分进行解路由。 舞台可以从设计中排除。 通过传递不唯一测试路由资源的那些阶段，可以重新路由未路由的设计部分。

公开(公告)号：US07149997B1

公开(公告)日：2006-12-12

申请号：US10966643

申请日：2004-10-15

申请人： Jay T. Young ,  Jeffrey V. Lindholm ,  Ian L. McEwen

发明人： Jay T. Young ,  Jeffrey V. Lindholm ,  Ian L. McEwen

IPC分类号： G06F17/50 ,  G06F1/24 ,  G06F9/45

CPC分类号： G06F17/5077 ,  G06F17/5054

摘要： A method of routing a design on a programmable logic device (PLD) includes generating a database that identifies the correspondence between routing resources of the PLD and programming frames of the PLD. A first set of programming frames required to implement the logic of the design is identified, and the cost associated with using the first set of programming frames is eliminated. A second set of programming frames that are not used to implement the logic of the design is also identified, and the cost associated with using the second set of programming frames is maximized. Interconnect networks of the design are then routed, taking into account the costing of the programming frames. When a programming frame from the second set is used, the cost associated with using this programming frame is eliminated. This method minimizes used programming frames and maximizes unused programming frames, thus reducing PLD configuration time.

摘要翻译： 在可编程逻辑器件（PLD）上路由设计的方法包括生成识别PLD的路由资源与PLD的编程帧之间的对应关系的数据库。 识别实现设计逻辑所需的第一组编程框架，消除与使用第一组编程帧相关联的成本。 还识别出不用于实现设计逻辑的第二组编程帧，并且与使用第二组编程帧相关联的成本最大化。 然后将设计的互连网络路由，同时考虑到编程帧的成本计算。 当使用来自第二组的编程帧时，消除了与使用该编程帧相关联的成本。 这种方法最大限度地减少了使用的编程帧并使未使用的编程帧最大化，从而减少了PLD配置时间。

公开(公告)号：US06760899B1

公开(公告)日：2004-07-06

申请号：US10215978

申请日：2002-08-08

申请人： Jay T. Young ,  Salim Abid

发明人： Jay T. Young ,  Salim Abid

IPC分类号： G06F1750

CPC分类号： G06F17/5072

摘要： Method and code for dedicated resource placement enhancement is described. More particularly, a local area of a network is obtained for determining placement options of logic blocks to increase availability of dedicated resources within the local area. Each placement option is scored. This scoring may be based in part on whether a signal is to be propagated over a dedicated resource, and whether this signal is presently meeting a slack or target delay. Logic blocks, and therefore the dedicated resources, are placed after scoring.

摘要翻译： 描述了专用资源放置增强的方法和代码。 更具体地，获得网络的局部区域以确定逻辑块的布局选项以增加局部区域内的专用资源的可用性。 每个展示位置选项都得分。 该评分可部分地基于信号是否通过专用资源传播，以及该信号是否正在满足松弛或目标延迟。 逻辑块，因此专用的资源，被放置在得分后。