公开(公告)号：US4096584A

公开(公告)日：1978-06-20

申请号：US764031

申请日：1977-01-31

申请人： William H. Owen, III ,  Kim R. Kokkonen ,  Richard D. Pashley

发明人： William H. Owen, III ,  Kim R. Kokkonen ,  Richard D. Pashley

IPC分类号： G11C11/412 ,  G11C11/417 ,  G11C11/40

CPC分类号： G11C11/412 ,  G11C11/417

摘要： An integrated circuit, metal-oxide-semiconductor (MOS) static random-access memory (RAM) with a power-down mode is described. The bistable memory cells employed in the memory include low conductivity, depletion mode transistors used as loads. "Zero" threshold voltage devices are employed on a low body-effect substrate to permit the powering-down of many circuits in the memory without affecting circuit performance. Several circuits employing these zero threshold devices are described.

摘要翻译： 描述了具有掉电模式的集成电路，金属氧化物半导体（MOS）静态随机存取存储器（RAM）。 在存储器中使用的双稳态存储器单元包括用作负载的低导电率，耗尽型晶体管。 “零”阈值电压器件用于低体效衬底，以允许存储器中许多电路的掉电而不影响电路性能。 描述采用这些零阈值装置的几个电路。