公开(公告)号：US20120110266A1

公开(公告)日：2012-05-03

申请号：US13342016

申请日：2011-12-31

Applicant: Christopher Wilkerson ,  M. Muhammad Khellah ,  Vivek De ,  Ming Y. Zhang ,  Jaume Abella ,  Javier Carretero Casado ,  Pedro Chaparro Monferrer ,  Xavier Vera ,  Antonio Gonzalez

Inventor： Christopher Wilkerson ,  M. Muhammad Khellah ,  Vivek De ,  Ming Y. Zhang ,  Jaume Abella ,  Javier Carretero Casado ,  Pedro Chaparro Monferrer ,  Xavier Vera ,  Antonio Gonzalez

IPC: G06F12/08

CPC classification number: G06F12/0895 ,  G06F1/3203 ,  G06F1/3275 ,  G06F1/3296 ,  G06F12/0864 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

Abstract: Methods and apparatus relating to disabling one or more cache portions during low voltage operations are described. In some embodiments, one or more extra bits may be used for a portion of a cache that indicate whether the portion of the cache is capable at operating at or below Vccmin levels. Other embodiments are also described and claimed.

Abstract translation: 描述了在低电压操作期间禁用一个或多个高速缓存部分的方法和装置。 在一些实施例中，一个或多个额外的比特可以用于高速缓存的一部分，其指示高速缓存的部分是否能够在Vccmin等级或更低的值下运行。 还描述和要求保护其他实施例。