公开(公告)号：US07356633B2

公开(公告)日：2008-04-08

申请号：US10138946

申请日：2002-05-03

申请人： Wolf-Dietrich Weber ,  Chien-Chun Chou ,  Nabil N. Masri ,  Michael Jude Meyer ,  Thomas Wayne O'Connell ,  Kamil Synek ,  Jay Scott Tomlinson ,  Drew Eric Wingard

发明人： Wolf-Dietrich Weber ,  Chien-Chun Chou ,  Nabil N. Masri ,  Michael Jude Meyer ,  Thomas Wayne O'Connell ,  Kamil Synek ,  Jay Scott Tomlinson ,  Drew Eric Wingard

IPC分类号： G06F13/00

CPC分类号： H04L69/18 ,  G06F15/7825

摘要： Embodiments of apparatuses, systems, and methods are described for composing on-chip interconnects with configurable interfaces. A configurable interface includes a configurable agent and interface port. The configurable agent has a first input and a first output with the first input receiving a first communication. An input of a core receives the configurable agent's first output. The agent is configured for important inter-network characteristics such as topology, flooding control, clocking/reset, and performance enhancement.

摘要翻译： 描述了用于组合具有可配置接口的片上互连的装置，系统和方法的实施例。 可配置接口包括可配置代理和接口端口。 可配置代理具有第一输入和第一输出，其中第一输入接收第一通信。 核心的输入接收可配置代理的第一个输出。 该代理被配置为重要的网络间特性，如拓扑，洪泛控制，时钟/复位和性能增强。

公开(公告)号：US07254603B2

公开(公告)日：2007-08-07

申请号：US10138772

申请日：2002-05-03

申请人： Wolf-Dietrich Weber ,  Chien-Chun Chou ,  Nabil N. Masri ,  Michael Jude Meyer ,  Thomas Wayne O'Connell ,  Kamil Synek ,  Jay Scott Tomlinson ,  Drew Eric Wingard

发明人： Wolf-Dietrich Weber ,  Chien-Chun Chou ,  Nabil N. Masri ,  Michael Jude Meyer ,  Thomas Wayne O'Connell ,  Kamil Synek ,  Jay Scott Tomlinson ,  Drew Eric Wingard

IPC分类号： G06F15/16

CPC分类号： G06F13/4009 ,  H04L12/46

摘要： A method and apparatus for on-chip inter-network performance optimization using configurable performance parameters have been described.

摘要翻译： 已经描述了使用可配置的性能参数进行片上网络间性能优化的方法和装置。

公开(公告)号：US07412670B2

公开(公告)日：2008-08-12

申请号：US11096549

申请日：2005-04-01

申请人： Michael Jude Meyer ,  Scott C. Evans ,  Kamil Synek

发明人： Michael Jude Meyer ,  Scott C. Evans ,  Kamil Synek

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： Methods and apparatuses for optimizing distributed multiplexed bus interconnects are described. Parameters of components that make up a distributed multiplexed bus interconnect may be optimized, such as an amount of area on a chip occupied by the component, an amount of power consumed by the component, etc., while satisfying existing timing constraints between nodes of a distributed multiplexed bus interconnect.

摘要翻译： 描述用于优化分布式多路复用总线互连的方法和装置。 构成分布式多路复用总线互连的组件的参数可以被优化，例如组件占用的芯片上的面积的量，组件消耗的功率量等，同时满足现有的定时约束 分布式多路复用总线互连。

公开(公告)号：US06880133B2

公开(公告)日：2005-04-12

申请号：US10146989

申请日：2002-05-15

申请人： Michael Jude Meyer ,  Scott C. Evans ,  Kamil Synek

发明人： Michael Jude Meyer ,  Scott C. Evans ,  Kamil Synek

IPC分类号： G06F17/50 ,  H01L21/82

CPC分类号： G06F17/5045

摘要： A method and apparatus for optimizing distributed multiplexed bus interconnects are described. The multiplexed bus interconnect contains one or more multiplexers to route signals through the bus interconnect. An amount of signaling wiring present within a distributed multiplexed bus interconnect is optimized by eliminating individual signaling wires based upon whether an Intellectual Property core connected to the multiplexed bus interconnect transmits or receives signals from the distributed multiplexed bus interconnect.

摘要翻译： 描述了用于优化分布式多路复用总线互连的方法和装置。 多路复用的总线互连包含一个或多个多路复用器以通过总线互连路由信号。 通过基于连接到多路复用总线互连的知识产权核心是否从分布式多路复用总线互连传输或接收信号来消除单独的信令线来优化存在于分布式多路复用总线互连中的信令布线的量。