公开(公告)号：US06948094B2

公开(公告)日：2005-09-20

申请号：US09966386

申请日：2001-09-28

申请人： Len Schultz ,  Nhon Toai Quach ,  Dean Mulla ,  Jim Hays ,  John Fu

发明人： Len Schultz ,  Nhon Toai Quach ,  Dean Mulla ,  Jim Hays ,  John Fu

IPC分类号： G06F11/00 ,  G06F11/26

CPC分类号： G06F11/26 ,  G06F11/0706 ,  G06F11/0772 ,  G06F11/0793

摘要： Processor implementation-specific instructions save a processor state in a system memory and attempt to correct the error. Control is then transferred to processor-independent instructions. Control is returned to the processor implementation-specific instructions which then return to an interrupted context of the processor by restoring the processor state.

摘要翻译： 处理器实现特定的指令将处理器状态保存在系统内存中，并尝试更正错误。 然后控制转移到与处理器无关的指令。 控制返回到处理器实现特定的指令，然后通过恢复处理器状态返回到处理器的中断上下文。

公开(公告)号：US07376877B2

公开(公告)日：2008-05-20

申请号：US10823168

申请日：2004-04-13

申请人： Nhon Toai Quach ,  John Fu ,  Sunny Huang ,  Jeen Miin ,  Dean Mulla

发明人： Nhon Toai Quach ,  John Fu ,  Sunny Huang ,  Jeen Miin ,  Dean Mulla

IPC分类号： G06F11/00

CPC分类号： H03M13/09 ,  G06F11/1064 ,  H03M13/05 ,  H03M13/098

摘要： A computer data signal comprises a first code group and a second code group. The first code group has a first symbol and an error detection code for the first symbol. The second code group has a second symbol different from the first symbol and an error correction code. The error correction code provides error correction for a third symbol that includes the first symbol and the second symbol.

摘要翻译： 计算机数据信号包括第一代码组和第二代码组。 第一代码组具有用于第一符号的第一符号和错误检测码。 第二代码组具有与第一符号不同的第二符号和纠错码。 纠错码为包括第一符号和第二符号的第三符号提供纠错。

公开(公告)号：US06772383B1

公开(公告)日：2004-08-03

申请号：US09321060

申请日：1999-05-27

申请人： Nhon Toai Quach ,  John Fu ,  Sunny Huang ,  Jeen Miin ,  Dean Mulla

发明人： Nhon Toai Quach ,  John Fu ,  Sunny Huang ,  Jeen Miin ,  Dean Mulla

IPC分类号： G06F1100

CPC分类号： H03M13/09 ,  G06F11/1064 ,  H03M13/05 ,  H03M13/098

摘要： A computer data signal comprises a first code group and a second code group. The first code group has a first symbol and an error detection code for the first symbol. The second code group has a second symbol and an error correction code. The error correction code provides error correction for a third symbol that includes the first symbol and the second symbol.

摘要翻译： 计算机数据信号包括第一代码组和第二代码组。 第一代码组具有用于第一符号的第一符号和错误检测码。 第二代码组具有第二符号和纠错码。 纠错码为包括第一符号和第二符号的第三符号提供纠错。

公开(公告)号：US06567952B1

公开(公告)日：2003-05-20

申请号：US09551306

申请日：2000-04-18

申请人： Nhon Toai Quach ,  Gregory S. Mathews

发明人： Nhon Toai Quach ,  Gregory S. Mathews

IPC分类号： G06F1100

CPC分类号： G06F11/1064 ,  G06F12/0864 ,  G06F12/0895

摘要： An apparatus includes a plurality of error detection circuits. Each of the plurality of error detection circuits is coupled to one of a like plurality of ways in a set associative cache memory to receive a tag word and an error detection flag from the coupled way. Each of the plurality of error detection circuits generates a way error signal that is asserted if an error is detected in the tag word of the coupled way. A logical OR circuit is coupled to the plurality of error detection circuits to receive the plurality of way error signals. The logical OR circuit generates a tag error signal that is asserted if at least one of the plurality of way error signals is asserted.

摘要翻译： 一种装置包括多个错误检测电路。 多个错误检测电路中的每一个耦合到集合相关高速缓冲存储器中的多个路径中的一个，以从耦合的方式接收标签字和错误检测标志。 如果在耦合方式的标签字中检测到错误，则多个错误检测电路中的每一个产生路由错误信号。 逻辑“或”电路耦合到多个误差检测电路以接收多路错误信号。 如果多路错误信号中的至少一个被断言，则逻辑“或”电路产生标记误差信号，该信号被断言。

公开(公告)号：US06505318B1

公开(公告)日：2003-01-07

申请号：US09410500

申请日：1999-10-01

申请人： Nhon Toai Quach ,  Sunny Huang

发明人： Nhon Toai Quach ,  Sunny Huang

IPC分类号： G06F1100

CPC分类号： G06F11/1008 ,  H03M13/03

摘要： A method and an apparatus for receiving partially error protected data. A transmission of a binary code is received. The binary code is selected from a first set of codes having a first minimum distance from every other code and a second set of codes having a second minimum distance from every other code. The second minimum distance is greater than the first minimum distance. A first single bit error in the transmission is detected if the transmission is a distance of one unit from one of the codes in the second set of codes.

摘要翻译： 一种用于接收部分错误保护数据的方法和装置。 接收二进制码的传输。 二进制代码是从具有与其他代码的第一最小距离的第一组代码中选择的，而第二代码集具有与每个其他代码的第二最小距离。 第二个最小距离大于第一个最小距离。 如果传输是与第二组代码中的代码之一的距离为一个单位，则检测到传输中的第一单个位错误。

公开(公告)号：US06895527B1

公开(公告)日：2005-05-17

申请号：US09676311

申请日：2000-09-30

申请人： Nhon Toai Quach ,  Len Schultz

发明人： Nhon Toai Quach ,  Len Schultz

IPC分类号： G06F11/00 ,  G06F11/10

CPC分类号： G06F11/1052

摘要： A method of handling memory errors. A memory fault indication is received that is true if an error in the memory is detected while executing a memory load request to retrieve a value from the memory. A speculative load indication is received that is true if the memory load request was issued speculatively. If the memory fault indication is true and the speculative load indication is true, then an error indication that the returned value is invalid is provided, otherwise, error recovery is performed.

摘要翻译： 一种处理内存错误的方法。 如果在执行存储器加载请求以从存储器检索值时检测到存储器中的错误，则接收到存储器故障指示。 如果存储器加载请求被推测地发出，则接收到推测的加载指示。 如果存储器故障指示为真，并且推测负载指示为真，则提供返回值无效的错误指示，否则执行错误恢复。

公开(公告)号：US06631489B2

公开(公告)日：2003-10-07

申请号：US10282732

申请日：2002-10-29

申请人： Nhon Toai Quach ,  Sunny Huang

发明人： Nhon Toai Quach ,  Sunny Huang

IPC分类号： G06F1100

CPC分类号： G06F11/1008 ,  H03M13/03

摘要： A cache memory includes a plurality of lines of memory and a plurality of cache coherency state registers. Each of the plurality of cache coherency state registers is associated with one of the plurality of lines of memory. Each of the plurality of cache coherency state registers further includes four elements having one of a first value and a second value to form a four bit code for a MESI Protocol. The four bit code provides a first set of codes having a minimum distance of two from every other code, and a second set of codes having a minimum distance of three from every other code. The first set of codes includes a first code representing an Invalid state, a second code representing a Shared state, and a third code representing an Exclusive state. The second set of codes includes a fourth code representing a Modified state.

摘要翻译： 缓存存储器包括多行存储器和多个高速缓存一致性状态寄存器。 多个高速缓存一致性状态寄存器中的每一个与多条存储器行中的一个相关联。 多个高速缓存一致性状态寄存器中的每一个进一步包括具有第一值和第二值之一的四个元件以形成用于MESI协议的四位代码。 四位代码提供了与每隔一个代码具有两个最小距离的第一组代码，以及与每个其他代码具有三个最小距离的第二代码集合。 第一组代码包括表示无效状态的第一代码，表示共享状态的第二代码和表示独占状态的第三代码。 第二组代码包括表示修改状态的第四代码。