利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

32 条记录 (耗时 0.02 秒)

    Adaptive power state management
    3.
    发明授权
    Adaptive power state management 有权
    自适应功率状态管理

    公开(公告)号：US07624287B2

    公开(公告)日：2009-11-24

    申请号：US11468630

    申请日：2006-08-30

    申请人： Oleksandr Khodorkovsky ,  Vladimir Giemborek

    发明人： Oleksandr Khodorkovsky ,  Vladimir Giemborek

    IPC分类号： G06F1/00 ,  G06F9/44 ,  G06F9/445 ,  G05B13/02

    CPC分类号： G06F1/3218

    摘要： In a power management scheme for a power-consuming (e.g. electronic) device, one of multiple predefined operating parameter sets is selected. Each of the sets comprises multiple operating parameter values for the device. Examples of operating parameters include clock frequency or voltage for example. The selection may be responsive to the detection of an event which warrants a change in a current power consumption state of the device. Any operating parameter value in the selected set that would prevent the device from meeting current operating demands is modified to a new value. The new value may be taken from another operating parameter set. The modified set of parameters is applied to the device in order to change the current power consumption state of the device.

    摘要翻译： 在功耗（例如电子）设备的功率管理方案中，选择多个预定义的操作参数组之一。 每个组包括设备的多个操作参数值。 操作参数的示例包括例如时钟频率或电压。 所述选择可以响应于对需要设备的当前功耗状态的改变的事件的检测。 所选集中的任何将阻止设备满足当前操作需求的操作参数值修改为新值。 新值可以取自另一个操作参数集。 将修改后的参数组应用于设备，以便更改设备的当前功耗状态。

    Dynamic clock control circuit for graphics engine clock and memory clock and method
    4.
    发明授权
    Dynamic clock control circuit for graphics engine clock and memory clock and method 有权
    用于图形引擎时钟和存储器时钟和方法的动态时钟控制电路

    公开(公告)号：US07343508B2

    公开(公告)日：2008-03-11

    申请号：US10794201

    申请日：2004-03-05

    申请人： Oleksandr Khodorkovsky

    发明人： Oleksandr Khodorkovsky

    IPC分类号： G06F1/04

    CPC分类号： G09G5/18 ,  G06F1/3218 ,  G06F1/3225 ,  G06F1/324 ,  G06F1/3265 ,  G06F1/3275 ,  G09G2330/021 ,  Y02D10/126 ,  Y02D10/14 ,  Y02D10/153

    摘要： A variable clock control information generator receives graphics engine activity data relating to the operating level of a graphics engine, and memory activity data relating to an activity level of memory. In response, the variable clock control information generator produces graphics engine clock control information and memory clock control information with respect to each other, such that a relative difference between the graphics engine activity data and the memory activity data is within balance threshold data. Accordingly, the variable clock control information generator adapts to the varying levels of graphics engine activity and memory activity and adjusts the frequency of the graphics engine clock signal and the frequency of the memory clock signal to achieve a balanced relative activity level.

    摘要翻译： 可变时钟控制信息生成器接收与图形引擎的操作级别相关的图形引擎活动数据，以及与存储器的活动级别相关的存储器活动数据。 作为响应，可变时钟控制信息发生器相对于彼此产生图形引擎时钟控制信息和存储器时钟控制信息，使得图形引擎活动数据和存储器活动数据之间的相对差异在平衡阈值数据内。 因此，可变时钟控制信息发生器适应图形引擎活动和存储器活动的变化水平，并且调整图形引擎时钟信号的频率和存储器时钟信号的频率以实现平衡的相对活动水平。

    METHOD AND APPARATUS FOR POWER MANAGEMENT OF A GRAPHICS PROCESSING CORE IN A VIRTUAL ENVIRONMENT
    7.
    发明申请
    METHOD AND APPARATUS FOR POWER MANAGEMENT OF A GRAPHICS PROCESSING CORE IN A VIRTUAL ENVIRONMENT 审中-公开
    虚拟环境中图形处理核心的电源管理方法与装置

    公开(公告)号：US20130155045A1

    公开(公告)日：2013-06-20

    申请号：US13325846

    申请日：2011-12-14

    申请人： Oleksandr Khodorkovsky ,  Stephen D. Presant

    发明人： Oleksandr Khodorkovsky ,  Stephen D. Presant

    IPC分类号： G06F3/038

    CPC分类号： G06F1/3206 ,  G06F1/324 ,  Y02D10/126

    摘要： A method and apparatus controls power management of a graphics processing core when multiple virtual machines are allocated to the graphics processing core on a much finer-grain level than conventional systems. In one example, the method and apparatus processes a plurality of virtual machine power control setting requests to determine a power control request for a power management unit of a graphics processing core. The method and apparatus then controls power levels of the graphics processing core with the power management unit based on the determined power control request.

    摘要翻译： 当将多个虚拟机分配到比常规系统更细粒度的级别上的图形处理核心时，方法和装置控制图形处理核心的电源管理。 在一个示例中，该方法和装置处理多个虚拟机功率控制设置请求，以确定对图形处理核心的功率管理单元的功率控制请求。 然后，方法和装置基于所确定的功率控制请求，利用功率管理单元来控制图形处理核心的功率电平。

    Dynamic clock control circuit and method
    9.
    发明授权
    Dynamic clock control circuit and method 有权
    动态时钟控制电路及方法

    公开(公告)号：US07971087B2

    公开(公告)日：2011-06-28

    申请号：US11928111

    申请日：2007-10-30

    申请人： Oleksandr Khodorkovsky

    发明人： Oleksandr Khodorkovsky

    IPC分类号： G06F1/04

    CPC分类号： G09G5/18 ,  G06F1/3218 ,  G06F1/3225 ,  G06F1/324 ,  G06F1/3265 ,  G06F1/3275 ,  G09G2330/021 ,  Y02D10/126 ,  Y02D10/14 ,  Y02D10/153

    摘要： A variable clock control information generator receives graphics engine activity data relating to the operating level of a graphics engine, and memory activity data relating to an activity level of memory. In response, the variable clock control information generator produces graphics engine clock control information and memory clock control information with respect to each other, such that a relative difference between the graphics engine activity data and the memory activity data is within balance threshold data. Accordingly, the variable clock control information generator adapts to the varying levels of graphics engine activity and memory activity and adjusts the frequency of the graphics engine clock signal and the frequency of the memory clock signal to achieve a balanced relative activity level.

    摘要翻译： 可变时钟控制信息生成器接收与图形引擎的操作级别相关的图形引擎活动数据，以及与存储器的活动级别相关的存储器活动数据。 作为响应，可变时钟控制信息发生器相对于彼此产生图形引擎时钟控制信息和存储器时钟控制信息，使得图形引擎活动数据和存储器活动数据之间的相对差异在平衡阈值数据内。 因此，可变时钟控制信息发生器适应图形引擎活动和存储器活动的变化水平，并且调整图形引擎时钟信号的频率和存储器时钟信号的频率以实现平衡的相对活动水平。

    Display Underflow Prevention
    10.
    发明申请
    Display Underflow Prevention 有权
    显示下溢预防

    公开(公告)号：US20090102849A1

    公开(公告)日：2009-04-23

    申请号：US11877106

    申请日：2007-10-23

    申请人： Oleksandr Khodorkovsky ,  Mahendra Persaud

    发明人： Oleksandr Khodorkovsky ,  Mahendra Persaud

    IPC分类号： G06F13/00

    CPC分类号： G09G5/395 ,  G09G5/393 ,  G09G2320/0247 ,  G09G2330/021 ,  G09G2350/00

    摘要： In devices in which display data is read from a memory for display, display underflow in a processing block is alleviated by controlling a clock frequency driving the processing block. Stages of the processing block send underflow detection signals to underflow prevention logic. The underflow prevention logic controls the frequencies of clock signals generated by a clock generator to alleviate the underflow condition.

    摘要翻译： 在从用于显示的存储器读取显示数据的装置中，通过控制驱动处理块的时钟频率来减轻处理块中的显示下溢。 处理块的阶段将下溢检测信号发送到下溢防止逻辑。 下溢防止逻辑控制由时钟发生器产生的时钟信号的频率以减轻下溢条件。