公开(公告)号：US09963822B2

公开(公告)日：2018-05-08

申请号：US14759976

申请日：2013-01-11

申请人： Yunfei Yan ,  Ning Kang ,  Jiansheng Feng ,  Qian Shen ,  Chao Zhang ,  Weichao Gu ,  Hong Liang Zhang ,  ROHM AND HAAS COMPANY

发明人： Yunfei Yan ,  Ning Kang ,  Jiansheng Feng ,  Qian Shen ,  Chao Zhang ,  Weichao Gu ,  Hong Liang Zhang

IPC分类号： D06N3/14 ,  D06N3/00 ,  D06N3/04 ,  D06N3/18 ,  C09D175/06 ,  B32B5/24 ,  B32B27/06 ,  B32B27/30

CPC分类号： D06N3/14 ,  B32B5/245 ,  B32B27/065 ,  B32B27/308 ,  B32B2266/0278 ,  C09D175/06 ,  D06N3/0059 ,  D06N3/0097 ,  D06N3/042 ,  D06N3/047 ,  D06N3/183 ,  D06N2211/28 ,  Y10T428/24512 ,  Y10T428/249991

摘要： A multilayer structure including (a) a fabric, (b) a polyurethane foam containing a plurality of cells defined therein, wherein the foam contains at least one surfactant, and (c) a skin layer, wherein the skin layer comprises a wetting agent and an acrylic polymer having a glass transition temperature of −20 degree Celsius or less, and the foam resides between the fabric and the skin layer; and the process of preparing the multilayer structure.

公开(公告)号：US07793243B1

公开(公告)日：2010-09-07

申请号：US11566543

申请日：2006-12-04

申请人： Murat R. Becer ,  Joao M. Geada ,  Lee La France ,  Nicholas Rethman ,  Qian Shen

发明人： Murat R. Becer ,  Joao M. Geada ,  Lee La France ,  Nicholas Rethman ,  Qian Shen

IPC分类号： G06F17/50 ,  G06F17/30

CPC分类号： G06F17/5031 ,  G06F2217/84

摘要： A system for circuit timing analysis includes a database for holding results of execution of portions of a timing analysis computation. Multiple computation modules are configured for concurrent execution of the portions of a timing analysis computation, for example, a static circuit timing analysis computation. A control subsystem is coupled to the database and to the computation modules, and is configured to receive results of the portions of the computation from the computation modules and to update the database using the received results. Based on the received results, the control module selects further portions of the computations for computation and assign each selected portion to one of the computation modules. The system makes use of parallel processing that is arranged in a way that avoids bottlenecks, such as at least some memory access bottlenecks resulting from data structure locking.

摘要翻译： 用于电路定时分析的系统包括用于保持定时分析计算的部分的执行结果的数据库。 多个计算模块被配置用于并行执行定时分析计算的部分，例如静态电路定时分析计算。 控制子系统耦合到数据库和计算模块，并被配置为从计算模块接收计算部分的结果，并使用接收到的结果更新数据库。 基于接收到的结果，控制模块选择计算的其他部分进行计算，并将每个选择的部分分配给计算模块之一。 该系统利用以避免瓶颈的方式布置的并行处理，例如由数据结构锁定导致的至少一些存储器访问瓶颈。

公开(公告)号：USD861181S1

公开(公告)日：2019-09-24

申请号：US29623629

申请日：2017-10-26

申请人： Qian Shen

设计人： Qian Shen