利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

21 条记录 (耗时 0.017 秒)

    Digital tone controls and systems using the same
    3.
    发明授权
    Digital tone controls and systems using the same 有权
    数字音调控制和使用相同的系统

    公开(公告)号：US06898470B1

    公开(公告)日：2005-05-24

    申请号：US09707875

    申请日：2000-11-07

    申请人： Raghunath Rao ,  Narsimham Gangishetti ,  Miroslav Dokic

    发明人： Raghunath Rao ,  Narsimham Gangishetti ,  Miroslav Dokic

    IPC分类号： H03G5/00 ,  G06F17/00

    CPC分类号： H03G5/005

    摘要： Digital tone controls 500 include a first path 502 including a digital filter 504 and a scaler 505 for controlling a level of a low frequency component of a received digital audio signal. A second 502 includes a digital filter 504 and a scaler 505 for controlling a level of a high frequency component of the received digital audio signal. A third path 503 includes a scaler 506 for controlling a level of an unfiltered component of the received audio signal. A summer 507 adds a contribution from each of the paths to generate a composite signal having a selected gain-frequency response.

    摘要翻译： 数字音调控制器500包括包括数字滤波器504的第一路径502和用于控制接收到的数字音频信号的低频分量电平的缩放器505。 第二个502包括一个数字滤波器504和一个用于控制接收到的数字音频信号的高频分量电平的定标器505。 第三路径503包括用于控制所接收的音频信号的未滤波分量的电平的定标器506。 加法器507从每个路径添加贡献以产生具有选定的增益 - 频率响应的复合信号。

    Interprocessor communication circuitry and methods
    4.
    发明授权
    Interprocessor communication circuitry and methods 失效
    处理器间通信电路和方法

    公开(公告)号：US6145007A

    公开(公告)日：2000-11-07

    申请号：US969883

    申请日：1997-11-14

    申请人： Miroslav Dokic ,  Raghunath Rao ,  Jeffrey Niehaus ,  Zheng Luo ,  James Divine

    发明人： Miroslav Dokic ,  Raghunath Rao ,  Jeffrey Niehaus ,  Zheng Luo ,  James Divine

    IPC分类号： G06F13/40 ,  G06F13/00

    CPC分类号： G06F13/4022

    摘要： A method of exchanging messages between first and second processors. A pending flag in a first register is polled by the first processor and if the flag is in a first selected logic state, a message is written into a second register with the first processor. The pending flag is set to a second selected logic state with the first processor and an interrupt to the second processor is generated. The message is read from the second register with the second processor when the pending flag is in the second logic state. The pending flag set to the first logic state with the second processor.

    摘要翻译： 一种在第一和第二处理器之间交换消息的方法。 由第一处理器轮询第一寄存器中的未决标志，如果标志处于第一选择的逻辑状态，则将消息写入与第一处理器的第二寄存器。 待处理标志被设置为具有第一处理器的第二选择的逻辑状态，并且产生到第二处理器的中断。 当挂起标志处于第二逻辑状态时，从第二个寄存器读取该消息。 待处理标志设置为与第二处理器的第一逻辑状态。

    Dual processor audio decoder and methods with sustained data pipelining during error conditions
    5.
    发明授权
    Dual processor audio decoder and methods with sustained data pipelining during error conditions 失效
    双处理器音频解码器和在错误条件下具有持续数据流水线的方法

    公开(公告)号：US6009389A

    公开(公告)日：1999-12-28

    申请号：US971080

    申请日：1997-11-14

    申请人： Miroslav Dokic ,  Raghunath Rao

    发明人： Miroslav Dokic ,  Raghunath Rao

    IPC分类号： G10L3/00

    CPC分类号： G10L19/16 ,  G10L19/005

    摘要： A method of concealing errors received in a stream of data by a multiprocessor system having a first digital signal processor for initial processing of incoming data and a second digital signal processor for processing data passed from the first processor. The method includes the steps of detecting an error in an incoming frame of the stream of data with the first processor, sending an error message from the first to the second processor, halting transmission of the remainder of the frame to the second processor, and processing a frame of dummy data with the second processor. The frame of dummy data is passed to a processing engine forming a portion of the second processor to maintain data pipelining. Interprocessor communications between the first and second processors is established by handshaking through an interprocessor communications register, wherein the first processor detects an error in a frame of data and sends a message to the second processor. In selected embodiments, the first and second processors are fabricated on a single integrated circuit chip along with shared memory for exchanging data between the processors and data memory associated with each processor.

    摘要翻译： 一种通过具有用于初始处理输入数据的第一数字信号处理器的多处理器系统隐藏在数据流中接收的错误的方法和用于处理从第一处理器传递的数据的第二数字信号处理器。 该方法包括以下步骤：利用第一处理器检测数据流的输入帧中的错误，从第一处理器向第二处理器发送错误消息，停止向第二处理器发送剩余帧，以及处理 与第二处理器的伪数据帧。 伪数据的帧被传递到形成第二处理器的一部分的处理引擎以维持数据流水线化。 第一处理器和第二处理器之间的处理器之间的通信是通过通过处理器间通信寄存器的握手建立的，其中第一处理器检测数据帧中的错误并向第二处理器发送消息。 在选择的实施例中，第一和第二处理器与单独的集成电路芯片一起制造，共享存储器用于在与每个处理器相关联的处理器和数据存储器之间交换数据。

    MULTIPLE TASK MANAGEMENT BETWEEN PROCESSORS
    6.
    发明申请
    MULTIPLE TASK MANAGEMENT BETWEEN PROCESSORS 审中-公开
    处理器之间的多个任务管理

    公开(公告)号：US20080301697A1

    公开(公告)日：2008-12-04

    申请号：US12192894

    申请日：2008-08-15

    申请人： Timothy J. Southgate ,  Raghunath Rao ,  Kenneth Hesky

    发明人： Timothy J. Southgate ,  Raghunath Rao ,  Kenneth Hesky

    IPC分类号： G06F9/46

    CPC分类号： G06F8/453 ,  G06F12/0802

    摘要： A system for multiple task management between processors includes a first processing device for executing tasks. A respective storage element is provided for storing one or more commands from each of the tasks. A command dispatcher is provided for selectively transferring a command from one of the storage elements to a command queue provided within a second processing device.

    摘要翻译： 用于处理器之间的多任务管理的系统包括用于执行任务的第一处理装置。 提供相应的存储元件用于存储来自每个任务的一个或多个命令。 提供了一种命令调度器，用于选择性地将命令从一个存储元件传送到设置在第二处理设备内的命令队列。

    Systems and methods for transmitting bursty-asnychronous data over a synchronous link
    8.
    发明授权
    Systems and methods for transmitting bursty-asnychronous data over a synchronous link 有权
    通过同步链路传输突发异步数据的系统和方法

    公开(公告)号：US06804655B2

    公开(公告)日：2004-10-12

    申请号：US09778229

    申请日：2001-02-06

    申请人： Miroslav Dokic ,  Sanjay Joshi ,  Vladimir Mesarovic ,  Raghunath Rao

    发明人： Miroslav Dokic ,  Sanjay Joshi ,  Vladimir Mesarovic ,  Raghunath Rao

    IPC分类号： G01L1900

    CPC分类号： H04H20/82

    摘要： A method for transferring data bursts via a synchronous data link includes the step of receiving a burst of packets, each packet including a header and a frame of data compressed at a selected sampling rate and transmitted at a selected bit rate. At least one of the packets of the stream of packets is embedded into a carrier frame including a carrier frame header. The carrier frame is then transmitted via the synchronous link. The data frame is extracted from the carrier frame and decompressed at the sample rate.

    摘要翻译： 用于经由同步数据链路传送数据脉冲串的方法包括接收分组脉冲串的步骤，每个分组包括以所选择的采样率压缩并以所选位速率发送的报头和数据帧。 分组流的分组中的至少一个嵌入到包括载波帧报头的载波帧中。 然后通过同步链路传输载波帧。 从载波帧中提取数据帧，并以采样率进行解压缩。

    Accessing shared memory using token bit held by default by a single processor
    9.
    发明授权
    Accessing shared memory using token bit held by default by a single processor 失效
    使用单个处理器默认保存的令牌位访问共享内存

    公开(公告)号：US06385704B1

    公开(公告)日：2002-05-07

    申请号：US08969884

    申请日：1997-11-14

    申请人： Raghunath Rao ,  Miroslav Dokic ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    发明人： Raghunath Rao ,  Miroslav Dokic ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    IPC分类号： G06F1200

    CPC分类号： G10L19/16

    摘要： A method of operating shared memory in a multiple processor system. A token is by default maintained with a first processor, the token enabling access to shared memory. A determination is made that a second processor requires access to shared memory. A determination is also made as to whether the first processor is accessing to the shared memory. The token is transferred the second processor if the first processor is not accessing the shared memory. The second processor accesses the shared memory with the token.

    摘要翻译： 一种在多处理器系统中操作共享存储器的方法。 默认情况下，使用第一个处理器维护令牌，令牌允许访问共享内存。 确定第二处理器需要访问共享存储器。 还确定第一处理器是否正在访问共享存储器。 如果第一个处理器没有访问共享存储器，令牌将传输第二个处理器。 第二个处理器使用令牌访问共享内存。

    Methods for processing audio information in a multiple processor audio decoder
    10.
    发明授权
    Methods for processing audio information in a multiple processor audio decoder 有权
    用于处理多处理器音频解码器中的音频信息的方法

    公开(公告)号：US06253293B1

    公开(公告)日：2001-06-26

    申请号：US09483290

    申请日：2000-01-14

    申请人： Raghunath Rao ,  Miroslav Dokic ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    发明人： Raghunath Rao ,  Miroslav Dokic ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    IPC分类号： G06F1200

    CPC分类号： G10L19/16

    摘要： A method of processing a stream of audio information received by a multiple processor audio decoder. Processing operations are performed by a first processor on the stream of audio information to produce at set of results. The first processor writes the set of results into a shared memory and a flag is set indicating that the results are ready. In response to the flag, a second processor reads the results from shared memory. When the results have been read from shared memory, the second processor sends a command to the first processor. The first processor then clears the flag.

    摘要翻译： 一种处理由多处理器音频解码器接收的音频信息流的方法。 处理操作由音频信息流上的第一处理器执行以产生一组结果。 第一个处理器将该组结果写入共享内存，并设置一个标志，表示结果已准备就绪。 响应该标志，第二个处理器从共享存储器读取结果。 当从共享存储器读取结果时，第二处理器向第一处理器发送命令。 然后第一个处理器清除该标志。