公开(公告)号：US20090243693A1

公开(公告)日：2009-10-01

申请号：US12058802

申请日：2008-03-31

申请人： Meetul GOYAL ,  Robert James Johnston ,  Romesh Trivedi

发明人： Meetul GOYAL ,  Robert James Johnston ,  Romesh Trivedi

IPC分类号： H03L5/00

CPC分类号： H03K19/0016 ,  H03K19/00384

摘要： A high voltage analog interface circuit capable of producing a determinate zero or other low voltage when the high voltage power supply is turned off or grounded.

摘要翻译： 高压模拟接口电路，当高压电源关闭或接地时，能产生确定的零电压或其他低电压。

公开(公告)号：US6166563A

公开(公告)日：2000-12-26

申请号：US299771

申请日：1999-04-26

申请人： Andrew M. Volk ,  Jennefer Asperheim ,  Hou-Sheng Lin ,  Romesh Trivedi

发明人： Andrew M. Volk ,  Jennefer Asperheim ,  Hou-Sheng Lin ,  Romesh Trivedi

IPC分类号： H03K19/00 ,  H03K19/0185 ,  H03K19/0175

CPC分类号： H03K19/018585 ,  H03K19/0005

摘要： A method and circuit for programming an output buffer having a first output driver for producing a first signaling level with a first programmable strength and a second output driver for producing a second signaling level with a second programmable strength. The method includes coupling a test resistor between a source of the second signaling level and a mode terminal, sensing a first level at the mode terminal, and uncoupling the test resistor from the mode terminal. If the first level is between the second signaling level and a reference level, then programming the output buffer with reference to an unterminated transmission line coupled to the mode terminal. Otherwise, programming the output buffer with reference to an external resistor coupled between a source of the first signaling level and the mode terminal. The circuit includes a first counter coupled to the first comparator to produce a first value responsive to the mode flag, the mode terminal, and the reference level. A first latch, coupled to the first counter, provides the adjusted first value to the first output driver. A second latch, coupled to the second counter, provides the adjusted second value to the second output driver.

摘要翻译： 一种用于编程具有第一输出驱动器的输出缓冲器的方法和电路，所述第一输出驱动器用于产生具有第一可编程强度的第一信号电平和用于产生具有第二可编程强度的第二信号电平的第二输出驱动 该方法包括将测试电阻器耦合在第二信号电平的源极和模式端子之间，感测模式端子处的第一电平，以及将测试电阻器与模式端子解耦。 如果第一级在第二信令电平和参考电平之间，则参考耦合到模式终端的未终端传输线来编程输出缓冲器。 否则，参考耦合在第一信号电平的源与模式终端之间的外部电阻来编程输出缓冲器。 电路包括耦合到第一比较器的第一计数器，以响应于模式标志，模式端子和参考电平产生第一值。 耦合到第一计数器的第一锁存器将经调整的第一值提供给第一输出驱动器。 耦合到第二计数器的第二锁存器向第二输出驱动器提供经调整的第二值。

公开(公告)号：US07114087B2

公开(公告)日：2006-09-26

申请号：US10446549

申请日：2003-05-27

申请人： Christine Watnik ,  Zohar Bogin ,  Buderya “Satish” Acharya ,  Romesh Trivedi

发明人： Christine Watnik ,  Zohar Bogin ,  Buderya “Satish” Acharya ,  Romesh Trivedi

IPC分类号： G06F1/26

CPC分类号： G06F1/206

摘要： According to one embodiment, computer system is disclosed. The computer system includes a central processing unit (CPU), a bus coupled to the CPU and a chipset coupled to the bus. The chipset includes compensation circuitry to compensate for process, voltage and temperature (PVT) effects attributed to a voltage change on the bus.

摘要翻译： 根据一个实施例，公开了一种计算机系统。 计算机系统包括中央处理单元（CPU），耦合到CPU的总线和耦合到总线的芯片组。 该芯片组包括补偿电路，以补偿归因于总线上的电压变化的过程，电压和温度（PVT）效应。