公开(公告)号：US08667213B2

公开(公告)日：2014-03-04

申请号：US13618268

申请日：2012-09-14

申请人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

发明人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

IPC分类号： G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0292 ,  G06F2212/2022

摘要： Various flash management techniques may be described. An apparatus may comprise a processor, a flash memory coupled to the processor, and a flash management module. The flash management module may be executed by the processor to receive a write request to write data to the flash memory, write a first control sector with a sequence number to the flash memory, and write the sequence number, an address for a logical sector, and data to at least one physical sector corresponding to the logical sector of the flash memory. Other embodiments are described and claimed.

摘要翻译： 可以描述各种闪存管理技术。 装置可以包括处理器，耦合到处理器的闪存和闪存管理模块。 闪存管理模块可以由处理器执行以接收向闪存写入数据的写入请求，将具有序列号的第一控制扇区写入闪速存储器，并且写入序列号，逻辑扇区的地址， 并将数据传送到对应于闪速存储器的逻辑扇区的至少一个物理扇区。 描述和要求保护其他实施例。

公开(公告)号：US20130013856A1

公开(公告)日：2013-01-10

申请号：US13618268

申请日：2012-09-14

申请人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

发明人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

IPC分类号： G06F12/02

CPC分类号： G06F12/0292 ,  G06F2212/2022

摘要： Various flash management techniques may be described. An apparatus may comprise a processor, a flash memory coupled to the processor, and a flash management module. The flash management module may be executed by the processor to receive a write request to write data to the flash memory, write a first control sector with a sequence number to the flash memory, and write the sequence number, an address for a logical sector, and data to at least one physical sector corresponding to the logical sector of the flash memory. Other embodiments are described and claimed.

摘要翻译： 可以描述各种闪存管理技术。 装置可以包括处理器，耦合到处理器的闪存和闪存管理模块。 闪存管理模块可以由处理器执行以接收向闪存写入数据的写入请求，将具有序列号的第一控制扇区写入闪速存储器，并且写入序列号，逻辑扇区的地址， 并将数据传送到对应于闪速存储器的逻辑扇区的至少一个物理扇区。 描述和要求保护其他实施例。

公开(公告)号：US07711923B2

公开(公告)日：2010-05-04

申请号：US11473601

申请日：2006-06-23

申请人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

发明人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

IPC分类号： G06F9/26 ,  G06F9/34 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0292 ,  G06F12/0866 ,  G06F2212/2022

摘要： Flash memory is accessed via mapping tables comprising a master mapping table and at least one secondary mapping table. The master mapping table contains indexes to the secondary mapping tables. The secondary mapping tables contain indexes to locations in the flash memory. The mapping tables are maintained in the flash memory. Upon initialization subsequent a safe power shutdown, the master mapping table is cached and secondary mapping tables are cached as needed. Upon initialization subsequent an unsafe power shutdown, the mapping tables are constructed in accordance with a multiple-phase process. In an example embodiment, the multiple-phase process comprises locating all the secondary mapping tables stored in the flash memory, determining which secondary mapping tables are valid, determining which secondary mapping tables are invalid, determining which sectors of the flash memory are free, and constructing the master mapping table and the secondary mapping tables from this information.

摘要翻译： 通过包括主映射表和至少一个次映射表的映射表访问闪存。 主映射表包含辅助映射表的索引。 辅助映射表包含闪存中位置的索引。 映射表保存在闪存中。 初始化后，进行安全的电源关闭，主映射表被缓存，根据需要对辅助映射表进行缓存。 在初始化之后，在不安全的电源关闭之后，根据多阶段过程构建映射表。 在一个示例实施例中，多阶段过程包括定位存储在闪速存储器中的所有辅助映射表，确定哪些辅助映射表有效，确定哪些辅助映射表无效，确定闪速存储器的哪些扇区是空闲的，以及 从该信息构建主映射表和辅映射表。

公开(公告)号：US07549042B2

公开(公告)日：2009-06-16

申请号：US10837250

申请日：2004-05-01

申请人： Jeffery D. Glaum ,  Scott R. Shell ,  Andrew M. Rogers ,  Michael E. Markley ,  Sachin C. Patel ,  Mark Scott Tonkelowitz ,  Mark Plagge

发明人： Jeffery D. Glaum ,  Scott R. Shell ,  Andrew M. Rogers ,  Michael E. Markley ,  Sachin C. Patel ,  Mark Scott Tonkelowitz ,  Mark Plagge

IPC分类号： G06F9/24

CPC分类号： G06F11/1433 ,  G06F8/658

摘要： Described is a system and method in which software updates in the form of self-contained, secure entities are applied to an embedded device's non-volatile storage in a failsafe manner. Various types of software updates may be applied, and updates may contain executable code and/or data. Following a reboot, an initial program loader determines an update mode, and if updating, boots to a special update loader. The update loader processes update packages to apply the updates. Kernel partition, system partition and reserve section updates may be updated with entire files or binary difference files, with failure handling mechanisms are provided for each type of update. Updates may be simulated before committing them. Updates may be relocated in memory as appropriate for a device.

摘要翻译： 描述了一种系统和方法，其中以独立的安全实体的形式的软件更新以故障安全的方式应用于嵌入式设备的非易失性存储。 可以应用各种类型的软件更新，并且更新可以包含可执行代码和/或数据。 重新启动后，初始程序加载程序确定更新模式，如果更新，则引导到特殊的更新加载程序。 更新加载器处理更新包以应用更新。 可以使用整个文件或二进制差分文件更新内核分区，系统分区和预留部分更新，并为每种类型的更新提供故障处理机制。 更新可能在提交之前进行模拟。 更新可以根据设备重新定位到内存中。

公开(公告)号：US20070300037A1

公开(公告)日：2007-12-27

申请号：US11473601

申请日：2006-06-23

申请人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

发明人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

IPC分类号： G06F12/00

CPC分类号： G06F12/0292 ,  G06F12/0866 ,  G06F2212/2022

摘要： Flash memory is accessed via mapping tables comprising a master mapping table and at least one secondary mapping table. The master mapping table contains indexes to the secondary mapping tables. The secondary mapping tables contain indexes to locations in the flash memory. The mapping tables are maintained in the flash memory. Upon initialization subsequent a safe power shutdown, the master mapping table is cached and secondary mapping tables are cached as needed. Upon initialization subsequent an unsafe power shutdown, the mapping tables are constructed in accordance with a multiple-phase process. In an example embodiment, the multiple-phase process comprises locating all the secondary mapping tables stored in the flash memory, determining which secondary mapping tables are valid, determining which secondary mapping tables are invalid, determining which sectors of the flash memory are free, and constructing the master mapping table and the secondary mapping tables from this information.

摘要翻译： 通过包括主映射表和至少一个次映射表的映射表访问闪存。 主映射表包含辅助映射表的索引。 辅助映射表包含闪存中位置的索引。 映射表保存在闪存中。 初始化后，进行安全的电源关闭，主映射表被缓存，根据需要对辅助映射表进行缓存。 在初始化之后，在不安全的电源关闭之后，根据多阶段过程构建映射表。 在一个示例实施例中，多阶段过程包括定位存储在闪速存储器中的所有辅助映射表，确定哪些辅助映射表有效，确定哪些辅助映射表无效，确定闪速存储器的哪些扇区是空闲的，以及 从该信息构建主映射表和辅映射表。

公开(公告)号：US08307148B2

公开(公告)日：2012-11-06

申请号：US11473754

申请日：2006-06-23

申请人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

发明人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

IPC分类号： G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0292 ,  G06F2212/2022

摘要： Various flash management techniques may be described. An apparatus may comprise a processor, a flash memory coupled to the processor, and a flash management module. The flash management module may be executed by the processor to receive a write request to write data to the flash memory, write a first control sector with a sequence number to the flash memory, and write the sequence number, an address for a logical sector, and data to at least one physical sector corresponding to the logical sector of the flash memory. Other embodiments are described and claimed.

摘要翻译： 可以描述各种闪存管理技术。 装置可以包括处理器，耦合到处理器的闪存和闪存管理模块。 闪存管理模块可以由处理器执行以接收向闪存写入数据的写入请求，将具有序列号的第一控制扇区写入闪速存储器，并且写入序列号，逻辑扇区的地址， 并将数据传送到对应于闪速存储器的逻辑扇区的至少一个物理扇区。 描述和要求保护其他实施例。

公开(公告)号：US07650458B2

公开(公告)日：2010-01-19

申请号：US11474234

申请日：2006-06-23

申请人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

发明人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

IPC分类号： G06F12/16

CPC分类号： G06F12/0292 ,  G06F3/0613 ,  G06F3/0643 ,  G06F3/0679 ,  G06F2212/2022

摘要： Various flash management techniques may be described. An apparatus may comprise a processor, a flash memory coupled to the processor, and a flash management module. The flash management module may be executed by the processor to receive a write transaction request to write data to a flash memory, and write the data to a set of multiple discontiguous logical sectors corresponding to a set of physical sectors of the flash memory in a single atomic operation. Other embodiments are described and claimed.

摘要翻译： 可以描述各种闪存管理技术。 装置可以包括处理器，耦合到处理器的闪存和闪存管理模块。 闪存管理模块可以由处理器执行以接收写入事务请求以将数据写入闪速存储器，并且将数据写入与闪存的一组物理扇区对应的多个不连续的逻辑扇区的集合中， 原子操作。 描述和要求保护其他实施例。

公开(公告)号：US20070300009A1

公开(公告)日：2007-12-27

申请号：US11474234

申请日：2006-06-23

申请人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

发明人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

IPC分类号： G06F12/00

CPC分类号： G06F12/0292 ,  G06F3/0613 ,  G06F3/0643 ,  G06F3/0679 ,  G06F2212/2022

摘要： Various flash management techniques may be described. An apparatus may comprise a processor, a flash memory coupled to the processor, and a flash management module. The flash management module may be executed by the processor to receive a write transaction request to write data to a flash memory, and write the data to a set of multiple discontiguous logical sectors corresponding to a set of physical sectors of the flash memory in a single atomic operation. Other embodiments are described and claimed.

摘要翻译： 可以描述各种闪存管理技术。 装置可以包括处理器，耦合到处理器的闪存和闪存管理模块。 闪存管理模块可以由处理器执行以接收写入事务请求以将数据写入闪速存储器，并且将数据写入与闪存的一组物理扇区对应的多个不连续的逻辑扇区的集合中， 原子操作。 描述和要求保护其他实施例。

公开(公告)号：US20070300008A1

公开(公告)日：2007-12-27

申请号：US11473754

申请日：2006-06-23

申请人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

发明人： Andrew Rogers ,  Sachin C. Patel ,  Yadhu N. Gopalan

IPC分类号： G06F12/00

CPC分类号： G06F12/0292 ,  G06F2212/2022

摘要： Various flash management techniques may be described. An apparatus may comprise a processor, a flash memory coupled to the processor, and a flash management module. The flash management module may be executed by the processor to receive a write request to write data to the flash memory, write a first control sector with a sequence number to the flash memory, and write the sequence number, an address for a logical sector, and data to at least one physical sector corresponding to the logical sector of the flash memory. Other embodiments are described and claimed.

摘要翻译： 可以描述各种闪存管理技术。 装置可以包括处理器，耦合到处理器的闪存和闪存管理模块。 闪存管理模块可以由处理器执行以接收向闪存写入数据的写入请求，将具有序列号的第一控制扇区写入闪速存储器，并且写入序列号，逻辑扇区的地址， 并将数据传送到对应于闪速存储器的逻辑扇区的至少一个物理扇区。 描述和要求保护其他实施例。