公开(公告)号：US07812638B2

公开(公告)日：2010-10-12

申请号：US12184271

申请日：2008-08-01

申请人： Chua-Chin Wang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

发明人： Chua-Chin Wang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

IPC分类号： H03K19/0185

CPC分类号： H03K19/00315

摘要： An input output device coupled between a core circuit and a pad and including an output cell, an input cell, and a pre-driver. The output cell includes an output stage and a voltage level converter. The output stage includes a first transistor and a second transistor connected to the first transistor in serial between a first supply voltage and a second voltage. The voltage level converter generates a first gate voltage to the first transistor according to the first voltage and a data signal. When the first supply voltage is increased, the first gate voltage is increased. When the data signal is at a high level, the first transistor is turned on. The input cell includes a pull unit and a first N-type transistor. The pre-driver turns off the first and the second transistors.

摘要翻译： 耦合在核心电路和焊盘之间并包括输出单元，输入单元和预驱动器的输入输出设备。 输出单元包括输出级和电压电平转换器。 输出级包括在第一电源电压和第二电压之间串联连接到第一晶体管的第一晶体管和第二晶体管。 电压电平转换器根据第一电压和数据信号产生到第一晶体管的第一栅极电压。 当第一电源电压增加时，第一栅极电压增加。 当数据信号处于高电平时，第一晶体管导通。 输入单元包括拉单元和第一N型晶体管。 预驱动器关闭第一和第二晶体管。

公开(公告)号：US20090066367A1

公开(公告)日：2009-03-12

申请号：US12184271

申请日：2008-08-01

申请人： Chua-Chin Wang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

发明人： Chua-Chin Wang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

IPC分类号： H03K19/0175

CPC分类号： H03K19/00315

摘要： An input output device coupled between a core circuit and a pad and including an output cell, an input cell, and a pre-driver. The output cell includes an output stage and a voltage level converter. The output stage includes a first transistor and a second transistor connected to the first transistor in serial between a first supply voltage and a second voltage. The voltage level converter generates a first gate voltage to the first transistor according to the first voltage and a data signal. When the first supply voltage is increased, the first gate voltage is increased. When the data signal is at a high level, the first transistor is turned on. The input cell includes a pull unit and a first N-type transistor. The pre-driver turns off the first and the second transistors.

摘要翻译： 耦合在核心电路和焊盘之间并包括输出单元，输入单元和预驱动器的输入输出设备。 输出单元包括输出级和电压电平转换器。 输出级包括在第一电源电压和第二电压之间串联连接到第一晶体管的第一晶体管和第二晶体管。 电压电平转换器根据第一电压和数据信号产生到第一晶体管的第一栅极电压。 当第一电源电压增加时，第一栅极电压增加。 当数据信号处于高电平时，第一晶体管导通。 输入单元包括拉单元和第一N型晶体管。 预驱动器关闭第一和第二晶体管。

公开(公告)号：US20090108870A1

公开(公告)日：2009-04-30

申请号：US12193299

申请日：2008-08-18

申请人： Chua-Chin Wang ,  Wei-Chih Chang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

发明人： Chua-Chin Wang ,  Wei-Chih Chang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

IPC分类号： H03K19/0185 ,  H03L5/00

CPC分类号： H03K19/018521 ,  H03K19/018528

摘要： An output buffer circuit is provided. The output buffer circuit receives a control signal (OE) and a data signal (Dout) from a first core circuit (10) and operates in a transmitting mode according to the control signal. The output buffer circuit converts the data signal into an output signal at a first voltage level or a ground voltage level according to the data signal logic level and a supply voltage (VDDIO). The supply voltage is adjusted to pull up or pull down the first voltage level of the output signal.

摘要翻译： 提供输出缓冲电路。 输出缓冲电路从第一核心电路（10）接收控制信号（OE）和数据信号（Dout），并根据控制信号在发送模式下工作。 输出缓冲电路根据数据信号逻辑电平和电源电压（VDDIO）将数据信号转换成第一电压电平或接地电压电平的输出信号。 电源电压被调整为上拉或下拉输出信号的第一电压电平。

公开(公告)号：US20100277216A1

公开(公告)日：2010-11-04

申请号：US12835202

申请日：2010-07-13

申请人： Chua-Chin Wang ,  Wei-Chih Chang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

发明人： Chua-Chin Wang ,  Wei-Chih Chang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

IPC分类号： H03L5/00

CPC分类号： H03K19/018521 ,  H03K19/018528

摘要： An output buffer circuit is provided. The output buffer circuit receives a control signal (OE) and a data signal (Dout) from a first core circuit (10) and operates in a transmitting mode according to the control signal. The output buffer circuit converts the data signal into an output signal at a first voltage level or a ground voltage level according to the data signal logic level and a supply voltage (VDDIO). The supply voltage is adjusted to pull up or pull down the first voltage level of the output signal.

摘要翻译： 提供输出缓冲电路。 输出缓冲电路从第一核心电路（10）接收控制信号（OE）和数据信号（Dout），并根据控制信号在发送模式下工作。 输出缓冲电路根据数据信号逻辑电平和电源电压（VDDIO）将数据信号转换成第一电压电平或接地电压电平的输出信号。 电源电压被调整为上拉或下拉输出信号的第一电压电平。

公开(公告)号：US07786760B2

公开(公告)日：2010-08-31

申请号：US12193299

申请日：2008-08-18

申请人： Chua-Chin Wang ,  Wei-Chih Chang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

发明人： Chua-Chin Wang ,  Wei-Chih Chang ,  Tzung-Je Lee ,  Kuo-Chan Huang ,  Tie-Yan Chang

IPC分类号： H03K19/0175

CPC分类号： H03K19/018521 ,  H03K19/018528

摘要： An output buffer circuit is provided. The output buffer circuit receives a control signal (OE) and a data signal (Dout) from a first core circuit (10) and operates in a transmitting mode according to the control signal. The output buffer circuit converts the data signal into an output signal at a first voltage level or a ground voltage level according to the data signal logic level and a supply voltage (VDDIO). The supply voltage is adjusted to pull up or pull down the first voltage level of the output signal.

摘要翻译： 提供输出缓冲电路。 输出缓冲电路从第一核心电路（10）接收控制信号（OE）和数据信号（Dout），并根据控制信号在发送模式下工作。 输出缓冲电路根据数据信号逻辑电平和电源电压（VDDIO）将数据信号转换成第一电压电平或接地电压电平的输出信号。 电源电压被调整为上拉或下拉输出信号的第一电压电平。