公开(公告)号：US07902082B2

公开(公告)日：2011-03-08

申请号：US11858535

申请日：2007-09-20

申请人： Sang Jine Park ,  Richard O. Henry ,  Yong Siang Tan ,  O Sung Kwon ,  Oh Jung Kwon

发明人： Sang Jine Park ,  Richard O. Henry ,  Yong Siang Tan ,  O Sung Kwon ,  Oh Jung Kwon

IPC分类号： H01L21/302

CPC分类号： H01L29/66636 ,  H01L21/31111 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7843

摘要： Methods of forming integrated circuit devices include forming a field effect transistor having a gate electrode, sacrificial nitride spacers on opposing sidewalls of the gate electrode and source/drain regions, which are self-aligned to the sacrificial nitride spacers, on a semiconductor substrate. The sacrificial nitride spacers are selectively removed using a diluted hydrofluoric acid solution having a nitride-to-oxide etching selectivity in excess of one. In order to increase charge carrier mobility within a channel of the field effect transistor, a stress-inducing electrically insulating layer is formed on opposing sidewalls of the gate electrode. This insulating layer is configured to induce a net tensile stress (NMOS) or compressive stress (PMOS) in the channel.

摘要翻译： 形成集成电路器件的方法包括在半导体衬底上形成具有栅电极的场效应晶体管，在栅电极的相对侧壁上的牺牲氮化物间隔物和与牺牲氮化物间隔物自对准的源/漏区。 使用具有氮化物至氧化物蚀刻选择性的稀释氢氟酸溶液选择性地除去牺牲氮化物间隔物。 为了增加场效应晶体管的沟道内的电荷载流子迁移率，在栅电极的相对侧壁上形成应力感应电绝缘层。 该绝缘层被配置为在通道中引起净拉伸应力（NMOS）或压缩应力（PMOS）。

公开(公告)号：US20100009502A1

公开(公告)日：2010-01-14

申请号：US12172756

申请日：2008-07-14

申请人： Yong Siang Tan ,  Chung Woh Lai ,  Jin-Ping Han ,  Henry K. Utomo ,  Judson R. Holt ,  Eric Harley ,  Richard O. Henry ,  Richard J. Murphy

发明人： Yong Siang Tan ,  Chung Woh Lai ,  Jin-Ping Han ,  Henry K. Utomo ,  Judson R. Holt ,  Eric Harley ,  Richard O. Henry ,  Richard J. Murphy

IPC分类号： H01L21/336

CPC分类号： H01L29/1054 ,  H01L21/30608 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for fabricating a semiconductor device includes forming an SiGe region. The SiGe region can be an embedded source and drain region, or a compressive SiGe channel layer, or other SiGe regions within a semiconductor device. The SiGe region is exposed to an SC1 solution and excess surface portions of the SiGe region are selectively removed. The SC1 etching process can be part of a rework method in which overgrowth regions of SiGe are selectively removed by exposing the SiGe to and SC1 solution maintained at an elevated temperature. The etching process is carried out for a period of time sufficient to remove excess surface portions of SiGe. The SC1 etching process can be carried out at elevated temperatures ranging from about 25° C. to about 65° C.

摘要翻译： 一种制造半导体器件的方法包括形成SiGe区域。 SiGe区可以是嵌入式源极和漏极区域，或者是半导体器件内的压缩SiGe沟道层或其它SiGe区域。 将SiGe区域暴露于SC1溶液，并且选择性地除去SiGe区域的多余表面部分。 SC1蚀刻工艺可以是返工方法的一部分，其中通过暴露SiGe和保持在升高的温度下的SC1溶液来选择性地除去SiGe的过度生长区域。 进行蚀刻处理足以除去SiGe的多余表面部分的一段时间。 SC1蚀刻工艺可以在约25℃至约65℃的升高的温度下进行。

公开(公告)号：US20080069958A1

公开(公告)日：2008-03-20

申请号：US11854972

申请日：2007-09-13

申请人： Yin-Min Felicia Goh ,  Zainab Ismail ,  Yong Siang Tan ,  Ling Zhi Tan ,  Sin Ping Chiew

发明人： Yin-Min Felicia Goh ,  Zainab Ismail ,  Yong Siang Tan ,  Ling Zhi Tan ,  Sin Ping Chiew

IPC分类号： B05D3/10 ,  B08B3/08

CPC分类号： C11D11/0047 ,  C11D7/04 ,  C11D7/06 ,  C11D7/08 ,  H01L21/02057 ,  H01L21/6704 ,  H01L21/67075

摘要： An integrated circuit system includes providing an integrated circuit wafer; applying a first cleaning solution over the integrated circuit wafer; and applying a second cleaning solution over the integrated circuit wafer to prevent or remove a defect resulting from the first cleaning process.

摘要翻译： 集成电路系统包括提供集成电路晶片; 在集成电路晶片上施加第一清洁溶液; 以及在所述集成电路晶片上施加第二清洁溶液以防止或去除由所述第一清洁处理引起的缺陷。

公开(公告)号：US07968148B2

公开(公告)日：2011-06-28

申请号：US11854972

申请日：2007-09-13

申请人： Yin-Min Felicia Goh ,  Zainab Ismail ,  Yong Siang Tan ,  Ling Zhi Tan ,  Sin Ping Chiew

发明人： Yin-Min Felicia Goh ,  Zainab Ismail ,  Yong Siang Tan ,  Ling Zhi Tan ,  Sin Ping Chiew

IPC分类号： B05D3/10 ,  B08B3/08

CPC分类号： C11D11/0047 ,  C11D7/04 ,  C11D7/06 ,  C11D7/08 ,  H01L21/02057 ,  H01L21/6704 ,  H01L21/67075

摘要： An integrated circuit system includes providing an integrated circuit wafer; applying a first cleaning solution over the integrated circuit wafer; and applying a second cleaning solution over the integrated circuit wafer to prevent or remove a defect resulting from the first cleaning process.

摘要翻译： 集成电路系统包括提供集成电路晶片; 在集成电路晶片上施加第一清洁溶液; 以及在所述集成电路晶片上施加第二清洁溶液以防止或去除由所述第一清洁处理引起的缺陷。

公开(公告)号：US07955936B2

公开(公告)日：2011-06-07

申请号：US12172756

申请日：2008-07-14

申请人： Yong Siang Tan ,  Chung Woh Lai ,  Jin-Ping Han ,  Henry K. Utomo ,  Judson R. Holt ,  Eric Harley ,  Richard O. Henry ,  Richard J. Murphy

发明人： Yong Siang Tan ,  Chung Woh Lai ,  Jin-Ping Han ,  Henry K. Utomo ,  Judson R. Holt ,  Eric Harley ,  Richard O. Henry ,  Richard J. Murphy

IPC分类号： H01L21/336

CPC分类号： H01L29/1054 ,  H01L21/30608 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for fabricating a semiconductor device includes forming an SiGe region. The SiGe region can be an embedded source and drain region, or a compressive SiGe channel layer, or other SiGe regions within a semiconductor device. The SiGe region is exposed to an SC1 solution and excess surface portions of the SiGe region are selectively removed. The SC1 etching process can be part of a rework method in which overgrowth regions of SiGe are selectively removed by exposing the SiGe to and SC1 solution maintained at an elevated temperature. The etching process is carried out for a period of time sufficient to remove excess surface portions of SiGe. The SC1 etching process can be carried out at elevated temperatures ranging from about 25° C. to about 65° C.

摘要翻译： 一种制造半导体器件的方法包括形成SiGe区域。 SiGe区可以是嵌入式源极和漏极区域，或者是半导体器件内的压缩SiGe沟道层或其它SiGe区域。 将SiGe区域暴露于SC1溶液，并且选择性地除去SiGe区域的多余表面部分。 SC1蚀刻工艺可以是返工方法的一部分，其中通过暴露SiGe和保持在升高的温度下的SC1溶液来选择性地除去SiGe的过度生长区域。 进行蚀刻处理足以除去SiGe的多余表面部分的一段时间。 SC1蚀刻工艺可以在约25℃至约65℃的升高的温度下进行。

公开(公告)号：US20090081840A1

公开(公告)日：2009-03-26

申请号：US11858535

申请日：2007-09-20

申请人： Sang-jine Park ,  Richard O. Henry ,  Yong Siang Tan ,  O Sung Kwun ,  Oh-Jung Kwon

发明人： Sang-jine Park ,  Richard O. Henry ,  Yong Siang Tan ,  O Sung Kwun ,  Oh-Jung Kwon

IPC分类号： H01L21/336

CPC分类号： H01L29/66636 ,  H01L21/31111 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7843

摘要： Methods of forming integrated circuit devices include forming a field effect transistor having a gate electrode, sacrificial nitride spacers on opposing sidewalls of the gate electrode and source/drain regions, which are self-aligned to the sacrificial nitride spacers, on a semiconductor substrate. The sacrificial nitride spacers are selectively removed using a diluted hydrofluoric acid solution having a nitride-to-oxide etching selectivity in excess of one. In order to increase charge carrier mobility within a channel of the field effect transistor, a stress-inducing electrically insulating layer is formed on opposing sidewalls of the gate electrode. This insulating layer is configured to induce a net tensile stress (NMOS) or compressive stress (PMOS) in the channel.

摘要翻译： 形成集成电路器件的方法包括在半导体衬底上形成具有栅电极的场效应晶体管，在栅电极的相对侧壁上的牺牲氮化物间隔物和与牺牲氮化物间隔物自对准的源/漏区。 使用具有氮化物至氧化物蚀刻选择性的稀释氢氟酸溶液选择性地除去牺牲氮化物间隔物。 为了增加场效应晶体管的沟道内的电荷载流子迁移率，在栅电极的相对侧壁上形成应力感应电绝缘层。 该绝缘层被配置为在通道中引起净拉伸应力（NMOS）或压缩应力（PMOS）。