公开(公告)号：US08140903B2

公开(公告)日：2012-03-20

申请号：US12425075

申请日：2009-04-16

申请人： Benjiman L. Goodman ,  Sertac Cakici ,  Samuel I. Ward ,  Linton B. Ward, Jr.

发明人： Benjiman L. Goodman ,  Sertac Cakici ,  Samuel I. Ward ,  Linton B. Ward, Jr.

IPC分类号： G06F11/00

CPC分类号： G06F11/349 ,  G06F2201/87

摘要： A method for tracing thread bus transactions in a multiprocessor system comprises decoding, by a processor, a first thread instruction of a thread, the thread comprising an ordered series of thread instructions. In the event the first thread instruction is a set bus trace enable bit (BTEB) instruction, the processor sets a bus trace enable bit corresponding to the thread. In the event the BTEB is set, the processor determines whether the first thread instruction is a trace-eligible instruction and, in the event the first thread instruction is a trace-eligible instruction, and the BTEB is set, the processor sets a snoop tag trace enable bit (STTEB). A hardware trace monitor (HTM) monitors bus transactions, each bus transaction comprising a STTE. In the event a monitored bus transaction comprises a set STTEB, the HTM stores the bus transaction as trace data. In the event a monitored bus transaction comprises a reset STTEB, the HTM does not store the bus transaction as trace data.

摘要翻译： 用于在多处理器系统中跟踪线程总线事务的方法包括由处理器解码线程的第一线程指令，所述线程包括有序序列的线程指令。 在第一个线程指令是一个设置的总线跟踪使能位（BTEB）指令的情况下，处理器设置与线程相对应的总线跟踪使能位。 在设置BTEB的情况下，处理器确定第一个线程指令是否是符合条件的指令，并且在第一个线程指令是符合跟踪条件的指令的情况下，并且BTEB被设置，处理器设置一个窥探标记 跟踪使能位（STTEB）。 硬件跟踪监视器（HTM）监视总线事务，每个总线事务包括STTE。 在监控总线事务包括一组STTEB的情况下，HTM将总线事务存储为跟踪数据。 在监控总线事务包括复位STTEB的情况下，HTM不将总线事务存储为跟踪数据。

公开(公告)号：US20100268995A1

公开(公告)日：2010-10-21

申请号：US12425075

申请日：2009-04-16

申请人： Benjiman L. Goodman ,  Sertac Cakici ,  Samuel I. Ward ,  Linton B. Ward, JR.

发明人： Benjiman L. Goodman ,  Sertac Cakici ,  Samuel I. Ward ,  Linton B. Ward, JR.

IPC分类号： G06F11/07

CPC分类号： G06F11/349 ,  G06F2201/87

摘要： A method for tracing thread bus transactions in a multiprocessor system comprises decoding, by a processor, a first thread instruction of a thread, the thread comprising an ordered series of thread instructions. In the event the first thread instruction is a set bus trace enable bit (BTEB) instruction, the processor sets a bus trace enable bit corresponding to the thread. In the event the BTEB is set, the processor determines whether the first thread instruction is a trace-eligible instruction and, in the event the first thread instruction is a trace-eligible instruction, and the BTEB is set, the processor sets a snoop tag trace enable bit (STTEB). A hardware trace monitor (HTM) monitors bus transactions, each bus transaction comprising a STTE. In the event a monitored bus transaction comprises a set STTEB, the HTM stores the bus transaction as trace data. In the event a monitored bus transaction comprises a reset STTEB, the HTM does not store the bus transaction as trace data.

摘要翻译： 用于在多处理器系统中跟踪线程总线事务的方法包括由处理器解码线程的第一线程指令，所述线程包括有序序列的线程指令。 在第一个线程指令是一个设置的总线跟踪使能位（BTEB）指令的情况下，处理器设置与线程相对应的总线跟踪使能位。 在设置BTEB的情况下，处理器确定第一个线程指令是否是符合条件的指令，并且在第一个线程指令是符合跟踪条件的指令的情况下，并且BTEB被设置，处理器设置一个窥探标记 跟踪使能位（STTEB）。 硬件跟踪监视器（HTM）监视总线事务，每个总线事务包括STTE。 在监控总线事务包括一组STTEB的情况下，HTM将总线事务存储为跟踪数据。 在监控总线事务包括复位STTEB的情况下，HTM不将总线事务存储为跟踪数据。

公开(公告)号：US20090265044A1

公开(公告)日：2009-10-22

申请号：US12104694

申请日：2008-04-17

申请人： Sertac Cakici ,  John Farrugia ,  Ryan B. McBeth ,  Meghna Paruthi ,  Madeline Vega

发明人： Sertac Cakici ,  John Farrugia ,  Ryan B. McBeth ,  Meghna Paruthi ,  Madeline Vega

IPC分类号： G05D23/20 ,  H05K7/20 ,  G06F1/08 ,  G05D23/00

CPC分类号： H05K7/20836 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/324 ,  Y02D10/126

摘要： A modular computing housing includes a housing structure having a plurality of component slots that each can receive one of a plurality of components, where at least one of the components includes a processor having an operating frequency. A cooling system provides airflow through each of said component slots. A thermal control system can be communicably connected to each of the component slots and each of the received component processors. When the thermal control system receives configuration data from each of the component slots, retrieves throttle data corresponding to the configuration data and directs at least one received component processors to reduce its operating frequency in accordance with the throttle data.

摘要翻译： 模块化计算外壳包括具有多个组件槽的壳体结构，每个组件槽可以接收多个组件中的一个，其中至少一个组件包括具有工作频率的处理器。 冷却系统通过每个所述部件槽提供气流。 热控制系统可以可通信地连接到每个组件槽和每个接收到的组件处理器。 当热控制系统从每个组件槽接收配置数据时，检索对应于配置数据的节气门数据，并引导至少一个接收到的组件处理器以根据节气门数据降低其工作频率。

公开(公告)号：US07881826B2

公开(公告)日：2011-02-01

申请号：US12104694

申请日：2008-04-17

申请人： Sertac Cakici ,  John Farrugia ,  Ryan M. McBeth ,  Meghna Paruthi ,  Madeline Vega

发明人： Sertac Cakici ,  John Farrugia ,  Ryan M. McBeth ,  Meghna Paruthi ,  Madeline Vega

IPC分类号： G05B13/02 ,  G01K1/08 ,  G06F1/00 ,  G06F15/173

CPC分类号： H05K7/20836 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/324 ,  Y02D10/126

摘要： A modular computing housing includes a housing structure having a plurality of component slots that each can receive one of a plurality of components, where at least one of the components includes a processor having an operating frequency. A cooling system provides airflow through each of the component slots. A thermal control system can be communicably connected to each of the component slots and each of the received component processors. The thermal control system receives configuration data from each of the component slots, retrieves throttle data corresponding to the configuration data, and directs at least one received component processors to reduce its operating frequency in accordance with the throttle data.

摘要翻译： 模块化计算外壳包括具有多个组件槽的壳体结构，每个组件槽可以接收多个组件中的一个，其中至少一个组件包括具有工作频率的处理器。 冷却系统通过每个组件槽提供气流。 热控制系统可以可通信地连接到每个组件槽和每个接收到的组件处理器。 热控制系统从每个组件槽接收配置数据，检索对应于配置数据的节气门数据，并且引导至少一个接收到的组件处理器以根据节气门数据降低其工作频率。