公开(公告)号：US20080224733A1

公开(公告)日：2008-09-18

申请号：US11684890

申请日：2007-03-12

申请人： Bret R. Dale ,  Darin J. Daudelin ,  Todd M. Fisher ,  Douglas W. Stout

发明人： Bret R. Dale ,  Darin J. Daudelin ,  Todd M. Fisher ,  Douglas W. Stout

IPC分类号： H03K19/00 ,  H03K19/02

CPC分类号： H03K19/09429

摘要： The inventions herein are directed to an inventive bus keeper and logic circuit for use with an I/O circuit, for example, for use on the receiver side of the I/O buffer circuit. The inventive circuit connects one data line of an IC function to one line of a tri-state bus (one bit of data per bus line or wire). The bus keeper and logic control circuit is maintained in isolation from I/O functional driver and is responsive to a tri-state signal (TS), normally provided by the IC or SOC, or the I/O circuit during normal I/O receiver side operation. The inventive bus keeper and logic circuit selectively enables any of a tri-state state, a pull-up state, pull-down state and bus keep mode state at the driver output pad in the presence of the tri-state enable signal, and is disabled when the I/O bus drive buffer circuit is in drive mode.

摘要翻译： 这里的发明涉及用于与I / O电路一起使用的本发明的总线保持器和逻辑电路，例如用于I / O缓冲器电路的接收器侧。 本发明的电路将IC功能的一条数据线连接到三态总线的一条线路（每总线或线路的一位数据）。 母线保护器和逻辑控制电路与I / O功能驱动器保持隔离，并且响应于通常由IC或SOC提供的三态信号（TS）或正常I / O接收器中的I / O电路 侧面操作。 本发明的总线保持器和逻辑电路在存在三态使能信号的情况下，有选择地使驱动器输出焊盘处于三状态，上拉状态，下拉状态和总线保持模式状态，并且是 当I / O总线驱动缓冲电路处于驱动模式时禁用。

公开(公告)号：US07474124B2

公开(公告)日：2009-01-06

申请号：US11684890

申请日：2007-03-12

申请人： Bret R. Dale ,  Darin J. Daudelin ,  Todd M. Fisher ,  Douglas W. Stout

发明人： Bret R. Dale ,  Darin J. Daudelin ,  Todd M. Fisher ,  Douglas W. Stout

IPC分类号： H03K17/16

CPC分类号： H03K19/09429

摘要： The inventions herein are directed to an inventive bus keeper and logic circuit for use with an I/O circuit, for example, for use on the receiver side of the I/O buffer circuit. The inventive circuit connects one data line of an IC function to one line of a tri-state bus (one bit of data per bus line or wire). The bus keeper and logic control circuit is maintained in isolation from I/O functional driver and is responsive to a tri-state signal (TS), normally provided by the IC or SOC, or the I/O circuit during normal I/O receiver side operation. The inventive bus keeper and logic circuit selectively enables any of a tri-state state, a pull-up state, pull-down state and bus keep mode state at the driver output pad in the presence of the tri-state enable signal, and is disabled when the I/O bus drive buffer circuit is in drive mode.

摘要翻译： 这里的发明涉及用于与I / O电路一起使用的本发明的总线保持器和逻辑电路，例如用于I / O缓冲器电路的接收器侧。 本发明的电路将IC功能的一条数据线连接到三态总线的一条线路（每总线或线路的一位数据）。 母线保护器和逻辑控制电路与I / O功能驱动器保持隔离，并且响应于通常由IC或SOC提供的三态信号（TS）或正常I / O接收器中的I / O电路 侧面操作。 本发明的总线保持器和逻辑电路在存在三态使能信号的情况下，有选择地使驱动器输出焊盘处于三状态，上拉状态，下拉状态和总线保持模式状态，并且是 当I / O总线驱动缓冲电路处于驱动模式时禁用。

公开(公告)号：US06731134B1

公开(公告)日：2004-05-04

申请号：US10249311

申请日：2003-03-31

申请人： William L. Bucossi ,  Bret R. Dale ,  Darin J. Daudelin

发明人： William L. Bucossi ,  Bret R. Dale ,  Darin J. Daudelin

IPC分类号： H03K1902

CPC分类号： H03K19/09429

摘要： A driver including boost circuitry for reducing tri-state delay. Boost circuitry includes boost legs (32) and (34) having boost delay chains (38) and (40), respectively. Subcircuits (35) and (39) may include a series of inverters or other devices to delay a tri-state enable signal (EN2) or (EN2BAR) for a predetermined amount of time substantially equivalent to the time it takes for a first signal (A2) to travel from input pin A to PAD. Transient current provides a boost by discharging or charging output nodes (G1) and (G2), respectively. Boost legs (32) and (34) remain on for the length of time it takes for enable signal (EN2) or (EN2BAR) to travel through subcircuits (35) and (39). The boost increases the rate of transition of output nodes (G1) and (G2) thereby reducing the delay of tri-state signal (EN2).

摘要翻译： 一个驱动器，包括用于减少三态延迟的升压电路。 升压电路包括分别具有升压延迟链（38）和（40）的升压支脚（32）和（34）。 子电路（35）和（39）可以包括一系列逆变器或其他装置，以将三态使能信号（EN2）或（EN2BAR）延迟预定量的时间，基本上等于其对于第一信号所花费的时间 A2）从输入引脚A行进到PAD。 瞬态电流分别通过对输出节点（G1）和（G2）进行放电或充电来提供增益。 升压支脚（32）和（34）在使能信号（EN2）或（EN2BAR）穿过子电路（35）和（39）所需的时间长度内保持接通。 升压增加输出节点（G1）和（G2）的转换速率，从而减少三态信号（EN2）的延迟。

公开(公告)号：US06545521B2

公开(公告)日：2003-04-08

申请号：US09895778

申请日：2001-06-29

申请人： Bret R. Dale ,  Joseph A. Iadanza ,  Douglas W. Stout ,  Sebastian T. Ventrone ,  Hongfei Wu

发明人： Bret R. Dale ,  Joseph A. Iadanza ,  Douglas W. Stout ,  Sebastian T. Ventrone ,  Hongfei Wu

IPC分类号： H03L500

CPC分类号： H04L25/0292 ,  H03K19/00315 ,  H04L25/0266 ,  H04L25/0272

摘要： The present invention provides a receiver device having multiple voltage supplies that allows the output stage of the receiver device to go to a safe state whenever its voltage is disconnected or powered-down, independent of any of its normal control circuits. Furthermore, the isolation of the multiple voltage supplies provides a low skew at the output of the receiver device.

摘要翻译： 本发明提供了一种具有多个电压源的接收机设备，每当其电压断开或掉电时，接收机设备的输出级都能够进入安全状态，独立于其任何正常的控制电路。 此外，多个电压源的隔离在接收器件的输出处提供低偏移。

公开(公告)号：US06441643B1

公开(公告)日：2002-08-27

申请号：US09514394

申请日：2000-02-28

申请人： Francis Chan ,  Bret R. Dale

发明人： Francis Chan ,  Bret R. Dale

IPC分类号： H03K190175

CPC分类号： H03K19/018585

摘要： A method and apparatus for implementing a dual voltage driver circuit having two predrive circuits for driving the supported voltages. The driver circuit automatically senses the operating voltage and selects the appropriate predrive circuitry while isolating the non-selected predrive circuitry from the sensed voltage.

摘要翻译： 一种用于实现具有用于驱动所支持的电压的两个预驱动电路的双电压驱动器电路的方法和装置。 驱动器电路自动检测工作电压，并选择适当的预驱动电路，同时将未选择的预驱动电路与检测到的电压隔离开。