公开(公告)号：US07785957B2

公开(公告)日：2010-08-31

申请号：US12344422

申请日：2008-12-26

申请人： Brian K. Kirkpatrick ,  Jinhan Choi ,  Randall W. Pak

发明人： Brian K. Kirkpatrick ,  Jinhan Choi ,  Randall W. Pak

IPC分类号： H01L21/00

CPC分类号： H01L21/02071 ,  H01L21/28079 ,  H01L21/28097 ,  H01L21/31138 ,  H01L21/823857 ,  Y10S438/906

摘要： A method for fabricating a CMOS integrated circuit (IC) includes providing a substrate having a semiconductor surface, wherein the semiconductor surface has PMOS regions for PMOS devices and NMOS regions for NMOS devices. A gate dielectric layer is formed on the semiconductor surface followed by forming at least a first metal including layer on the gate dielectric layer. A polysilicon or amorphous silicon layer is formed on the first metal including layer to form an intermediate gate electrode stack. A masking pattern is formed on the intermediate gate electrode stack. The polysilicon or amorphous silicon layer is dry etched using the masking pattern to define a patterned intermediate gate electrode stack over the NMOS or PMOS regions, wherein the dry etching stops on a portion of the first metal comprising layer. The masking pattern is removed using a first post etch clean for stripping the masking pattern. A multi-step solution cleaning sequence is used after the removing step and includes a first wet clean including sulfuric acid and a fluoride, and a second wet clean after the first wet clean including a fluoride. Fabrication of the IC is then completed.

摘要翻译： 一种制造CMOS集成电路（IC）的方法包括提供具有半导体表面的衬底，其中半导体表面具有用于PMOS器件的PMOS区域和用于NMOS器件的NMOS区域。 在半导体表面上形成栅极电介质层，然后在栅极介电层上至少形成第一金属包层。 在第一金属包含层上形成多晶硅或非晶硅层以形成中间栅电极堆叠。 在中间栅电极堆叠上形成掩模图案。 使用掩模图案干蚀刻多晶硅或非晶硅层，以在NMOS或PMOS区域上限定图案化的中间栅电极堆叠，其中干蚀刻停止在第一金属层的一部分上。 使用第一后蚀刻清洁来去除掩模图案以剥离掩模图案。 在去除步骤之后使用多步骤溶液清洗顺序，并且包括包括硫酸和氟化物在内的第一次湿清洗，以及在第一次湿清洁之后包括氟化物的第二次湿清洁。 然后完成IC的制造。

公开(公告)号：US06921721B2

公开(公告)日：2005-07-26

申请号：US10692609

申请日：2003-10-24

申请人： Brian K. Kirkpatrick ,  Clint L. Montgomery ,  Brian M. Trentman ,  Randall W. Pak

发明人： Brian K. Kirkpatrick ,  Clint L. Montgomery ,  Brian M. Trentman ,  Randall W. Pak

IPC分类号： B08B7/00 ,  H01L21/02 ,  H01L21/304 ,  H01L21/306 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/76 ,  H01L21/762 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L21/02054 ,  H01L21/02063 ,  H01L21/31111 ,  H01L21/76224

摘要： The present invention provides a process of manufacturing a semiconductor device that comprises a process of manufacturing a semiconductor device that includes plasma etching 250 through a patterned hardmask layer 210 located over a semiconductor substrate 225 wherein the plasma etching forms a modified layer 210a on the hardmask layer 210, and removing at least a substantial portion of the modified layer 210a by exposing the modified layer 210a to a post plasma clean process.

摘要翻译： 本发明提供一种制造半导体器件的方法，该方法包括制造半导体器件的工艺，该半导体器件包括通过位于半导体衬底225上的图案化掩模层210的等离子体蚀刻250，其中等离子体蚀刻在硬掩模上形成修饰层210a 层210，并且通过将改性层210a暴露于后等离子体清洁工艺来去除至少大部分改性层210a。