-
公开(公告)号：US06748363B1
公开(公告)日：2004-06-08
申请号：US09605930
申请日：2000-06-28
IPC分类号： G10L1900
CPC分类号： G10L19/022
摘要： According to the present invention, there is developed a proprietary technology for compressing the window tables of audio coders to ⅛ their original size (or less) without any loss of quality. This technology can be applied to all transform based audio coders, or any audio coder that uses a windowing stage. The novel technique for reducing storage requirements for the window tables of audio coders is based on multiple differentiation. Since the difference between any two adjacent samples in the first difference signal is small, so it is more efficient to store this difference. This technique can be carried out several more times, until the returns get smaller, and the computational requirements to “undo” the compression go up. The optimum number of times to differentiate is dependent on the particular application and the window shape.
摘要翻译： 根据本发明，开发了一种用于将音频编码器的窗口表压缩到其原始大小（或更小）的1/8的专有技术，而不损失质量。 该技术可以应用于所有基于变换的音频编码器，或任何使用窗口阶段的音频编码器。 用于减少音频编码器窗口的存储要求的新技术基于多重差异化。 由于第一差分信号中的任何两个相邻采样之间的差异小，因此存储该差异更有效。 这种技术可以进行几次，直到返回值变小，并且“撤消”压缩的计算要求上升。 要区分的最佳次数取决于具体应用和窗口形状。
-
2.发明授权Method and apparatus for audible fast-forward or reverse of compressed audio content 有权用于音频快进或反向压缩音频内容的方法和装置公开(公告)号：US06721710B1
公开(公告)日：2004-04-13
申请号：US09690528
申请日：2000-10-17
IPC分类号： G10L1900
CPC分类号： G10L19/16
摘要： A method for performing audible fast-forward or reverse of audio content represented in a compressed format, such as, but not limited to, MPEG-1 Layer 3 (MP3) or MPEG-2 Advance Audio Coding (AAC) employs a fast-forward controller which performs fast-forward or reverse by repeatedly skipping forward or reverse in the compressed audio data stream, retrieving a block of data, and then splicing these data blocks back together. A decoder is then used to decode each of these blocks, to detect when a block switch has occurred (a splice in the data stream), and to quickly resynchronize at each transition. Hierarchical or multiplexed data streams may be decoded using a cascade of decoders each employing this technique. The decoder uses a robust sync search for performing resynchronization and error recovery.
摘要翻译： 用于执行以压缩格式（例如但不限于MPEG-1第3层（MP3）或MPEG-2高级音频编码（AAC））表示的音频内容的可听快速或反向的方法采用快进 控制器，其通过在压缩音频数据流中反复跳过正向或反向来执行快进或反向，检索数据块，然后将这些数据块拼接在一起。 然后使用解码器对这些块中的每一个进行解码，以检测块切换何时发生（数据流中的拼接），并在每次转换时快速重新同步。 可以使用每个使用这种技术的级联解码器来解码分层或多路复用的数据流。 解码器使用强大的同步搜索来执行重新同步和错误恢复。
-
3.发明授权
公开(公告)号：US5657423A
公开(公告)日：1997-08-12
申请号：US54768
申请日：1993-04-26
申请人： Gerard Benbassat , Frank L. Laczko, Sr. , Stephen H. Li , Kenneth R. Cyr , Jonathan L. Rowlands
发明人： Gerard Benbassat , Frank L. Laczko, Sr. , Stephen H. Li , Kenneth R. Cyr , Jonathan L. Rowlands
摘要： A data processing system (10) uses a microprocessor host (12) coupled to a decoding system (14). A hardware filter arithmetic unit block (32) retrieves decoded information from the arithmetic unit buffer (30) and dequantizes, transforms and filters the data to generate PCM output data which is loaded into a PCM buffer (34). An address circuit forms several addresses from a single value to accesses multiple sources of data and coefficients simultaneously for use by the hardware filter arithmetic unit.
摘要翻译： 数据处理系统（10）使用耦合到解码系统（14）的微处理器主机（12）。 硬件滤波器运算单元块（32）从算术单元缓冲器（30）检索解码信息，对数据进行去量化，变换和滤波，以产生加载到PCM缓冲器（34）中的PCM输出数据。 地址电路从单个值形成多个地址以同时访问数据和系数的多个源，以供硬件滤波器运算单元使用。
-
公开(公告)号：US5644310A
公开(公告)日：1997-07-01
申请号：US475251
申请日：1995-06-07
申请人： Frank L. Laczko, Sr. , Gerard Benbassat , Kenneth R. Cyr , Stephen H. Li , Shiu Wai Kam , Karen L. Walker , Jonathan L. Rowlands
发明人： Frank L. Laczko, Sr. , Gerard Benbassat , Kenneth R. Cyr , Stephen H. Li , Shiu Wai Kam , Karen L. Walker , Jonathan L. Rowlands
摘要： A data processing system (10) is disclosed which comprises a microprocessor host (12) coupled to a decoding system (14). A host interface block (18) receives a bit stream and passes bit stream on to a system decoder block (20). The system decoder block (20) extracts the appropriate data from the bit stream and loads an input buffer (24) or an optional external buffer (26). An audio decoder block (28) retrieves the data from the input buffer (24) and generates scale factor indices, bit per code word values and subband samples which are stored in an arithmetic unit buffer (30). A hardware filter arithmetic unit block (32) retrieves the information from the arithmetic unit buffer (30) and dequantizes, transforms and filters the data to generate PCM output data which is loaded into a PCM buffer (34). The data within the PCM buffer (34) is output by a PCM output block (36) to a digital-to-analog converter (16).
摘要翻译： 公开了一种数据处理系统（10），其包括耦合到解码系统（14）的微处理器主机（12）。 主机接口块（18）接收比特流并将比特流传送到系统解码器块（20）。 系统解码器块（20）从比特流中提取适当的数据，并加载输入缓冲器（24）或可选的外部缓冲器（26）。 音频解码器块（28）从输入缓冲器（24）检索数据，并生成比例因子索引，存储在运算单元缓冲器（30）中的每码字值比特和子带样本。 硬件滤波器运算单元块（32）从算术单元缓冲器（30）检索信息，对数据进行去量化，变换和滤波，以产生加载到PCM缓冲器（34）中的PCM输出数据。 PCM缓冲器（34）内的数据由PCM输出块（36）输出到数 - 模转换器（16）。
-
公开(公告)号：US5794181A
公开(公告)日：1998-08-11
申请号：US824072
申请日：1997-03-24
申请人： Gerard Benbassat , Frank L. Laczko, Sr. , Stephen H. Li , Kenneth R. Cyr , Jonathan L. Rowlands
发明人： Gerard Benbassat , Frank L. Laczko, Sr. , Stephen H. Li , Kenneth R. Cyr , Jonathan L. Rowlands
摘要： A data processing system (10) is disclosed which comprises a microprocessor host (12) coupled to a decoding system (14). A host interface block (18) receives a bit stream and passes bit stream on to a system decoder block (20). The system decoder block (20) extracts the appropriate data from the bit stream and loads an input buffer (24) or an optional external buffer (26). An audio decoder block (28) retrieves the data from the input buffer (24) and generates scale factor indices, bit per code word values and subband samples which are stored in an arithmetic unit buffer (30). A hardware filter arithmetic unit block (32) retrieves the information from the arithmetic unit buffer (30) and dequantizes, transforms and filters the data to generate PCM output data which is loaded into a PCM buffer (34). The data within the PCM buffer (34) is output by a PCM output block (36) to a digital-to-analog converter (16).
摘要翻译： 公开了一种数据处理系统（10），其包括耦合到解码系统（14）的微处理器主机（12）。 主机接口块（18）接收比特流并将比特流传送到系统解码器块（20）。 系统解码器块（20）从比特流中提取适当的数据，并加载输入缓冲器（24）或可选的外部缓冲器（26）。 音频解码器块（28）从输入缓冲器（24）检索数据，并生成比例因子索引，存储在运算单元缓冲器（30）中的每码字值比特和子带样本。 硬件滤波器运算单元块（32）从算术单元缓冲器（30）检索信息，对数据进行去量化，变换和滤波，以产生加载到PCM缓冲器（34）中的PCM输出数据。 PCM缓冲器（34）内的数据由PCM输出块（36）输出到数 - 模转换器（16）。
-
-
-
-
搜索结果
5 条记录 (耗时 0.028 秒)