公开(公告)号：US08110413B2

公开(公告)日：2012-02-07

申请号：US12880487

申请日：2010-09-13

申请人： Chikaaki Kodama ,  Takanori Urakami ,  Nozomu Furuta ,  Shunsuke Kagaya

发明人： Chikaaki Kodama ,  Takanori Urakami ,  Nozomu Furuta ,  Shunsuke Kagaya

IPC分类号： H01L21/00 ,  G06F19/00 ,  H01R43/00

CPC分类号： G03F1/36 ,  Y10T29/49117

摘要： In one embodiment, a mask pattern verification apparatus is disclosed. The mask pattern verification apparatus can include a library registration portion registered a clean circuit pattern, a memory portion saved a design circuit pattern, a verification circuit pattern, a verification mask pattern, and a verification wafer pattern, a mask verification portion performing mask verification to the verification mask pattern, a lithography verification portion performing lithography verification to the verification wafer pattern, and a CPU including a library registration circuit registering the clean circuit pattern to the library registration portion, a pattern matching circuit verifying the clean circuit pattern being set or not in the design circuit pattern, a verification pattern extraction circuit extracting the verification circuit pattern from the design circuit pattern, an OPC circuit performing OPC to the verification circuit pattern, a mask verification circuit controlling the mask verification portion, and a lithography verification circuit controlling the lithography verification portion.

摘要翻译： 在一个实施例中，公开了一种掩模图案验证装置。 掩模图案验证装置可以包括登记清洁电路图案的库登记部分，保存设计电路图案的存储部分，验证电路图案，验证掩模图案和验证晶片图案，进行掩模验证的掩模验证部分 验证掩模图案，对验证晶片图案执行光刻验证的光刻验证部分和包括将清洁电路图案注册到库登记部分的库登记电路的CPU，验证清除电路图案被设置的模式匹配电路 在设计电路图案中，从设计电路图案提取验证电路图案的验证图案提取电路，对验证电路图案执行OPC的OPC电路，控制掩模验证部分的掩模验证电路以及光刻验证电路控制 光刻验证部分。

公开(公告)号：US20110086515A1

公开(公告)日：2011-04-14

申请号：US12880487

申请日：2010-09-13

申请人： Chikaaki KODAMA ,  Takanori Urakami ,  Nozomu Furuta ,  Shunsuke Kagaya

发明人： Chikaaki KODAMA ,  Takanori Urakami ,  Nozomu Furuta ,  Shunsuke Kagaya

IPC分类号： H01L21/31 ,  G06F17/50

CPC分类号： G03F1/36 ,  Y10T29/49117

摘要： In one embodiment, a mask pattern verification apparatus is disclosed. The mask pattern verification apparatus can include a library registration portion registered a clean circuit pattern, a memory portion saved a design circuit pattern, a verification circuit pattern, a verification mask pattern, and a verification wafer pattern, a mask verification portion performing mask verification to the verification mask pattern, a lithography verification portion performing lithography verification to the verification wafer pattern, and a CPU including a library registration circuit registering the clean circuit pattern to the library registration portion, a pattern matching circuit verifying the clean circuit pattern being set or not in the design circuit pattern, a verification pattern extraction circuit extracting the verification circuit pattern from the design circuit pattern, an OPC circuit performing OPC to the verification circuit pattern, a mask verification circuit controlling the mask verification portion, and a lithography verification circuit controlling the lithography verification portion.

摘要翻译： 在一个实施例中，公开了一种掩模图案验证装置。 掩模图案验证装置可以包括登记清洁电路图案的库登记部分，保存设计电路图案的存储部分，验证电路图案，验证掩模图案和验证晶片图案，进行掩模验证的掩模验证部分 验证掩模图案，对验证晶片图案执行光刻验证的光刻验证部分和包括将清洁电路图案注册到库登记部分的库登记电路的CPU，验证清除电路图案被设置的模式匹配电路 在设计电路图案中，从设计电路图案提取验证电路图案的验证图案提取电路，对验证电路图案执行OPC的OPC电路，控制掩模验证部分的掩模验证电路以及光刻验证电路控制 光刻验证部分。

公开(公告)号：US20090019216A1

公开(公告)日：2009-01-15

申请号：US12218577

申请日：2008-07-15

申请人： Shuhji Yamada ,  Toshio Kakihara ,  Tsuyoshi Satoh ,  Tsuneo Hirose ,  Kazuhiko Satake ,  Katsuhiro Imoto ,  Akihiko Mouri ,  Shunsuke Kagaya ,  Shingo Ito

发明人： Shuhji Yamada ,  Toshio Kakihara ,  Tsuyoshi Satoh ,  Tsuneo Hirose ,  Kazuhiko Satake ,  Katsuhiro Imoto ,  Akihiko Mouri ,  Shunsuke Kagaya ,  Shingo Ito

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F3/0656 ,  G06F3/061 ,  G06F3/0625 ,  G06F3/0674 ,  Y02D10/154

摘要： Embodiments of the present invention help to suppress adverse effects on the host computer operation caused by saving a segment table. According to one embodiment, a hard disk drive (HDD) creates a segment table to associate addresses of user data in a flash memory with LBAs in a magnetic disk. The HDD updates the segment table in a DRAM and saves it to the flash memory at a specific timing. The HDD creates a journal indicating an update of the segment table and saves it to the flash memory. The segment table and the journal in the flash memory enable the latest segment table to be restored. If the HDD receives a predetermined command from a host computer, it saves the segment table in the DRAM into the flash memory.

摘要翻译： 本发明的实施例有助于抑制由保存分段表导致的对主计算机操作的不利影响。 根据一个实施例，硬盘驱动器（HDD）创建段表以将快闪存储器中的用户数据的地址与磁盘中的LBA相关联。 HDD更新DRAM中的段表，并在特定时间将其保存到闪存。 HDD创建一个日志，指示段表的更新，并将其保存到闪存。 闪存中的分段表和日志使能最新的分段表进行恢复。 如果HDD从主计算机接收到预定的命令，则将DRAM中的段表保存到闪存中。