-
1.发明授权System and method for packing data in different formats in a tiled graphics memory 有权在平铺图形存储器中以不同格式打包数据的系统和方法公开(公告)号：US07420568B1
公开(公告)日：2008-09-02
申请号：US11304268
申请日：2005-12-14
CPC分类号： G06T15/005 , H04N19/119 , H04N19/423
摘要： A tiled graphics memory permits graphics data to be stored in different tile formats. One application is selecting a tile format optimized for the data generated for particular graphical surfaces in different rendering modes. Consequently, the tile format can be selected to optimize memory access efficiency and/or packing efficiency. In one embodiment a first tile format stores pixel data in a format storing two different types of pixel data whereas a second tile format stores one type of pixel data. In one implementation, a z-only tile format is provided to store only z data but no stencil data. At least one other tile format is provided to store both z data and stencil data. In one implementation, z data and stencil data are stored in different portions of a tile to facilitate separate memory accesses of z and stencil data.
摘要翻译： 平铺的图形存储器允许以不同的瓦片格式存储图形数据。 一个应用是选择针对在不同渲染模式下针对特定图形表面生成的数据进行优化的瓦片格式。 因此，可以选择瓦片格式以优化存储器访问效率和/或打包效率。 在一个实施例中，第一瓦片格式以存储两种不同类型的像素数据的格式存储像素数据，而第二瓦片格式存储一种类型的像素数据。 在一个实施方式中，仅提供z仅瓦片格式以仅存储z数据而不存在模板数据。 提供至少另一个瓦片格式以存储z数据和模板数据。 在一个实现中，z数据和模板数据存储在瓦片的不同部分中，以便于z和模板数据的单独的存储器访问。
-
2.发明授权System and method for packing data in different formats in a tiled graphics memory 有权在平铺图形存储器中以不同格式打包数据的系统和方法公开(公告)号：US08059131B1
公开(公告)日：2011-11-15
申请号：US12175706
申请日：2008-07-18
CPC分类号： G06T15/005 , H04N19/119 , H04N19/423
摘要： A tiled graphics memory permits graphics data to be stored in different tile formats. One application is selecting a tile format optimized for the data generated for particular graphical surfaces in different rendering modes. Consequently, the tile format can be selected to optimize memory access efficiency and/or packing efficiency. In one embodiment a first tile format stores pixel data in a format storing two different types of pixel data whereas a second tile format stores one type of pixel data. In one implementation, a z-only tile format is provided to store only z data but no stencil data. At least one other tile format is provided to store both z data and stencil data. In one implementation, z data and stencil data are stored in different portions of a tile to facilitate separate memory accesses of z and stencil data.
摘要翻译： 平铺的图形存储器允许以不同的瓦片格式存储图形数据。 一个应用是选择针对在不同渲染模式下针对特定图形表面生成的数据进行优化的瓦片格式。 因此，可以选择瓦片格式以优化存储器访问效率和/或打包效率。 在一个实施例中，第一瓦片格式以存储两种不同类型的像素数据的格式存储像素数据，而第二瓦片格式存储一种类型的像素数据。 在一个实施方式中，仅提供z仅瓦片格式以仅存储z数据而不存在模板数据。 提供至少另一个瓦片格式以存储z数据和模板数据。 在一个实现中，z数据和模板数据存储在瓦片的不同部分中，以便于z和模板数据的单独的存储器访问。
-
3.发明授权Apparatus, method, and system for coalesced Z data and color data for raster operations 有权用于光栅操作的合并Z数据和颜色数据的装置，方法和系统公开(公告)号：US07847802B1
公开(公告)日：2010-12-07
申请号：US12325829
申请日：2008-12-01
CPC分类号： G09G5/397
摘要： A graphics system coalesces Z data and color data for a raster operations stage. The Z data and color data are stored in a memory aligned tile format. In one embodiment, rendering modes in which the tile does not have a data capacity corresponding to Z data or color data for a whole number of pixels have data for at least one pixel split across entries to improve packing efficiency. Rendering modes having a number of bits for Z data or color data that does not equal a power of two such as 24 bits, 48 bits, and 96 bits, may be implemented with a high packing efficiency in tile formats having a data capacity corresponding to a power of 2 bits.
摘要翻译： 图形系统将Z数据和颜色数据合并进光栅操作阶段。 Z数据和颜色数据以存储器对齐的瓦片格式存储。 在一个实施例中，瓦片不具有与Z数据相对应的数据容量的渲染模式或用于整个像素的颜色数据的渲染模式具有用于跨条目分割的至少一个像素的数据，以提高打包效率。 可以以具有对应于数据容量的数据容量的瓦片格式的高打包效率来实现具有不等于诸如24比特，48比特和96比特的两个功率的Z数据或颜色数据的比特数的渲染模式 2位的功率。
-
4.发明授权Apparatus, method, and system for coalesced Z data and color data for raster operations 有权用于光栅操作的合并Z数据和颜色数据的装置，方法和系统公开(公告)号：US07474313B1
公开(公告)日：2009-01-06
申请号：US11304160
申请日：2005-12-14
CPC分类号： G09G5/397
摘要： A graphics system coalesces Z data and color data for a raster operations stage. The Z data and color data are stored in a memory aligned tile format. In one embodiment, rendering modes in which the tile does not have a data capacity corresponding to Z data or color data for a whole number of pixels have data for at least one pixel split across entries to improve packing efficiency. Rendering modes having a number of bits for Z data or color data that does not equal a power of two such as 24 bits, 48 bits, and 96 bits, may be implemented with a high packing efficiency in tile formats having a data capacity corresponding to a power of 2 bits.
摘要翻译： 图形系统将Z数据和颜色数据合并进光栅操作阶段。 Z数据和颜色数据以存储器对齐的瓦片格式存储。 在一个实施例中，瓦片不具有与Z数据相对应的数据容量的渲染模式或用于整个像素的颜色数据的渲染模式具有用于跨条目分割的至少一个像素的数据，以提高打包效率。 具有不等于诸如24位，48位和96位的两个功率的Z数据或颜色数据的位数的渲染模式可以以具有对应于 2位的功率。
-
5.发明授权Raster operations unit with interleaving of read and write requests using PCI express 有权光栅操作单元使用PCI express对读和写请求进行交错公开(公告)号：US08035647B1
公开(公告)日：2011-10-11
申请号：US11467132
申请日：2006-08-24
申请人： Donald A. Bittel , Paul MacDougal , Manas Mandal , Colyn S. Case
发明人： Donald A. Bittel , Paul MacDougal , Manas Mandal , Colyn S. Case
CPC分类号： G06T1/20
摘要： A raster operations (ROP) unit interleaves read and write requests for efficiently communicating with a frame buffer via a PCI Express (PCI E) link or other system bus that provides separate upstream and downstream data transfer paths. One example of a ROP unit processes pixels in groups, performing read modify writeback sequences for each group. The read requests associated with pixels in a second group are advantageously interleaved with the writeback requests for pixels in the first group prior to sending the requests on the system bus.
摘要翻译： 光栅操作（ROP）单元经由PCI Express（PCI E）链路或提供单独的上游和下游数据传输路径的其他系统总线交错读写请求以有效地与帧缓冲器通信。 ROP单元的一个示例处理组中的像素，对每个组执行读修改回写序列。 与第二组中的像素相关联的读取请求有利地与在系统总线上发送请求之前与第一组中的像素的写回请求交错。
-
公开(公告)号：US06820173B1
公开(公告)日：2004-11-16
申请号：US09791417
申请日：2001-02-23
申请人： Donald A. Bittel , Colyn S. Case
发明人： Donald A. Bittel , Colyn S. Case
IPC分类号： G06F1200
CPC分类号： G06F12/0862 , G06F2212/1016 , G06F2212/6024
摘要： A system, method and article of manufacture are provided for retrieving information from memory. Initially, processor requests for information from a first memory are monitored. A future processor request for information is then predicted based on the previous step. Thereafter, one or more speculative requests are issued for retrieving information from the first memory in accordance with the prediction. The retrieved information is subsequently cached in a second memory for being retrieved in response to processor requests without accessing the first memory. By allowing multiple speculative requests to be issued, throughput of information in memory is maximized.
摘要翻译： 提供了一种用于从存储器检索信息的系统，方法和制品。 最初，处理器请求来自第一存储器的信息被监视。 然后基于上一步骤预测未来的处理器信息请求。 此后，根据预测发出一个或多个推测请求，用于从第一存储器检索信息。 检索到的信息随后被缓存在第二存储器中，以便响应于处理器请求被检索而不访问第一存储器。 通过允许发出多个推测请求，存储器中的信息吞吐量最大化。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.024 秒)
