-
公开(公告)号：US08660194B2
公开(公告)日：2014-02-25
申请号：US12458818
申请日：2009-07-23
CPC分类号： H04N19/93 , H04N19/182 , H04N19/186 , H04N19/593 , H04N19/70
摘要： A video compression system compresses video frames comprising pixels defined by n-bit color values. Encoder of video compression system determines the difference between a current pixel value and a plurality reference pixel values. Encoder sends difference value to decoder. Decoder determines current pixel value by adjusting a reference pixel color value by delta value.
摘要翻译： 视频压缩系统压缩包括由n位颜色值定义的像素的视频帧。 视频压缩系统的编码器确定当前像素值与多个参考像素值之间的差异。 编码器将差值发送到解码器。 解码器通过将参考像素颜色值调整为delta值来确定当前像素值。
-
公开(公告)号：US07782961B2
公开(公告)日：2010-08-24
申请号：US11790994
申请日：2007-04-30
CPC分类号： H04N19/93 , H04N19/182 , H04N19/186 , H04N19/593 , H04N19/70
摘要： A video compression system compresses video frames comprising pixels defined by n-bit color values. Encoder of video compression system determines the difference between a current pixel value and a plurality reference pixel values. Encoder sends difference value to decoder. Decoder determines current pixel value by adjusting a reference pixel color value by delta value.
摘要翻译： 视频压缩系统压缩包括由n位颜色值定义的像素的视频帧。 视频压缩系统的编码器确定当前像素值与多个参考像素值之间的差异。 编码器将差值发送到解码器。 解码器通过将参考像素颜色值调整为delta值来确定当前像素值。
-
公开(公告)号：US20090290647A1
公开(公告)日：2009-11-26
申请号：US12458818
申请日：2009-07-23
IPC分类号： H04N7/26
CPC分类号： H04N19/93 , H04N19/182 , H04N19/186 , H04N19/593 , H04N19/70
摘要： A video compression system compresses video frames comprising pixels defined by n-bit color values. Encoder of video compression system determines the difference between a current pixel value and a plurality reference pixel values. Encoder sends difference value to decoder. Decoder determines current pixel value by adjusting a reference pixel color value by delta value.
摘要翻译： 视频压缩系统压缩包括由n位颜色值定义的像素的视频帧。 视频压缩系统的编码器确定当前像素值与多个参考像素值之间的差异。 编码器将差值发送到解码器。 解码器通过将参考像素颜色值调整为delta值来确定当前像素值。
-
公开(公告)号：US20070253492A1
公开(公告)日：2007-11-01
申请号：US11790994
申请日：2007-04-30
申请人： Gary W. Shelton , William Lazenby , Michael Potter
发明人： Gary W. Shelton , William Lazenby , Michael Potter
IPC分类号： H04N7/12
CPC分类号： H04N19/93 , H04N19/182 , H04N19/186 , H04N19/593 , H04N19/70
摘要： A video compression system compresses video frames comprising pixels defined by n-bit color values. Encoder of video compression system determines the difference between a current pixel value and a plurality reference pixel values. Encoder sends difference value to decoder. Decoder determines current pixel value by adjusting a reference pixel color value by delta value.
摘要翻译： 视频压缩系统压缩包括由n位颜色值定义的像素的视频帧。 视频压缩系统的编码器确定当前像素值与多个参考像素值之间的差异。 编码器将差值发送到解码器。 解码器通过将参考像素颜色值调整为delta值来确定当前像素值。
-
公开(公告)号：US06188410B1
公开(公告)日：2001-02-13
申请号：US09353432
申请日：1999-07-15
申请人： Vernon Brethour , William Lazenby
发明人： Vernon Brethour , William Lazenby
IPC分类号： G06F1500
摘要： An apparatus for processing a graphics request stream begins processing subsequent vertex data while processing previous vertex data. To that end, the apparatus has a vertex assembler having an input for receiving graphics requests, and a processor (coupled to the vertex assembler) for processing received graphics requests. The processor provides a headstart signal to the vertex assembler to indicate that the processor is processing a new graphics request. Upon receipt of the headstart signal, the vertex assembler causes the processor to restart processing of the new graphics request if the new request is determined to have not been properly assembled.
摘要翻译： 用于处理图形请求流的装置在处理先前的顶点数据的同时开始处理后续的顶点数据。 为此，该装置具有顶点汇编器，其具有用于接收图形请求的输入，以及用于处理接收的图形请求的处理器（耦合到顶点汇编器）。 处理器向顶点汇编器提供头信号以指示处理器正在处理新的图形请求。 在接收到起始信号时，如果确定新请求未被正确组合，则顶点汇编器使处理器重新开始处理新的图形请求。
-
公开(公告)号：US06577316B2
公开(公告)日：2003-06-10
申请号：US09353420
申请日：1999-07-15
申请人： Vernon Brethour , Dale Kirkland , William Lazenby , Gary Shelton
发明人： Vernon Brethour , Dale Kirkland , William Lazenby , Gary Shelton
IPC分类号： G06F1580
CPC分类号： G09G5/363 , G06F9/3806 , G06F9/3885 , G06T1/20 , G09G5/00
摘要： A graphics accelerator includes a vertex input for receiving vertex data, an output for forwarding processed data, and a processor coupled with the vertex input and output. The graphics accelerator also includes an instruction input that receives instructions for processing the vertex data received from the vertex input. The processor is responsive to wide word instructions.
摘要翻译： 图形加速器包括用于接收顶点数据的顶点输入，用于转发已处理数据的输出以及与顶点输入和输出耦合的处理器。 图形加速器还包括指令输入，其接收用于处理从顶点输入接收的顶点数据的指令。 处理器响应于宽字指令。
-
公开(公告)号：US06948087B2
公开(公告)日：2005-09-20
申请号：US10411405
申请日：2003-04-10
申请人： Vernon Brethour , Dale Kirkland , William Lazenby , Gary Shelton
发明人： Vernon Brethour , Dale Kirkland , William Lazenby , Gary Shelton
CPC分类号： G09G5/363 , G06F9/3806 , G06F9/3885 , G06T1/20 , G09G5/00
摘要： A graphics accelerator includes a vertex input for receiving vertex data, an output for forwarding processed data, and a processor coupled with the vertex input and output. The graphics accelerator also includes an instruction input that receives instructions for processing the vertex data received from the vertex input. The processor is responsive to wide word instructions.
摘要翻译： 图形加速器包括用于接收顶点数据的顶点输入，用于转发已处理数据的输出以及与顶点输入和输出耦合的处理器。 图形加速器还包括指令输入，其接收用于处理从顶点输入接收的顶点数据的指令。 处理器响应于宽字指令。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.025 秒)
