公开(公告)号：US20060190659A1

公开(公告)日：2006-08-24

申请号：US11064568

申请日：2005-02-24

申请人： Giora Biran ,  Robert Drehmel ,  Robert Horton ,  Mark Kautzman ,  Jamie Kuesel ,  Ming-i Lin ,  Eric Mejdrich ,  Clarence Ogilvie ,  Charles Woodruff

发明人： Giora Biran ,  Robert Drehmel ,  Robert Horton ,  Mark Kautzman ,  Jamie Kuesel ,  Ming-i Lin ,  Eric Mejdrich ,  Clarence Ogilvie ,  Charles Woodruff

IPC分类号： G06F13/36

CPC分类号： G06F13/4059 ,  G06F12/0831

摘要： A bus bridge between a high speed computer processor bus and a high speed output bus. The preferred embodiment is a bus bridge between a GPUL bus for a GPUL PowerPC microprocessor from International Business Machines Corporation (IBM) and an output high speed interface (MPI). Another preferred embodiment is a bus bridge in a bus transceiver on a multi-chip module.

摘要翻译： 高速计算机总线与高速输出总线之间的总线桥。 优选实施例是用于来自国际商业机器公司（IBM）的GPUL PowerPC微处理器的GPUL总线与输出高速接口（MPI）之间的总线桥。 另一个优选实施例是多芯片模块上的总线收发器中的总线桥。

公开(公告)号：US20050172205A1

公开(公告)日：2005-08-04

申请号：US10771823

申请日：2004-02-03

申请人： Ming-i Lin ,  Brian Connolly ,  Todd Leonard ,  Gregory Mann ,  Jonathan Raymond

发明人： Ming-i Lin ,  Brian Connolly ,  Todd Leonard ,  Gregory Mann ,  Jonathan Raymond

IPC分类号： G06K5/04 ,  G11B5/00 ,  G11B20/20 ,  H03M13/00 ,  H03M13/09

CPC分类号： H03M13/091

摘要： A CRC generator/checker for generating CRC results, comprising: a set of CRC circuits connected in series, each CRC circuit responsive to a different control signal generated by a control logic, each CRC circuit having a seed input adapted to receive a seed, a data input adapted to receive and process a different set of M-bits of a data unit and a result output adapted to generate a result, the result output of a previous CRC circuit connected to the seed input of an immediately subsequent CRC circuit, the seed input of a first CRC circuit connected to an output of a remainder register, an input of the remainder register connected to an output of a multiplexer, the result outputs of the multiplicity of CRC circuits connected to different inputs of the multiplexer, the multiplexer responsive to a select signal generated by the control logic.

摘要翻译： 一种用于生成CRC结果的CRC发生器/检验器，包括：串联连接的一组CRC电路，每个CRC电路响应于由控制逻辑产生的不同控制信号，每个CRC电路具有适于接收种子的种子输入， 数据输入，适于接收和处理数据单元的不同的M位组，以及适于产生结果的结果输出，连接到紧接着的CRC电路的种子输入的先前CRC电路的结果输出，种子 连接到余数寄存器的输出的第一CRC电路的输入，连接到多路复用器的输出的剩余寄存器的输入，结果连接到多路复用器的不同输入的多个CRC电路的输出，多路复用器响应于 由控制逻辑产生的选择信号。