公开(公告)号：US20060190659A1

公开(公告)日：2006-08-24

申请号：US11064568

申请日：2005-02-24

申请人： Giora Biran ,  Robert Drehmel ,  Robert Horton ,  Mark Kautzman ,  Jamie Kuesel ,  Ming-i Lin ,  Eric Mejdrich ,  Clarence Ogilvie ,  Charles Woodruff

发明人： Giora Biran ,  Robert Drehmel ,  Robert Horton ,  Mark Kautzman ,  Jamie Kuesel ,  Ming-i Lin ,  Eric Mejdrich ,  Clarence Ogilvie ,  Charles Woodruff

IPC分类号： G06F13/36

CPC分类号： G06F13/4059 ,  G06F12/0831

摘要： A bus bridge between a high speed computer processor bus and a high speed output bus. The preferred embodiment is a bus bridge between a GPUL bus for a GPUL PowerPC microprocessor from International Business Machines Corporation (IBM) and an output high speed interface (MPI). Another preferred embodiment is a bus bridge in a bus transceiver on a multi-chip module.

摘要翻译： 高速计算机总线与高速输出总线之间的总线桥。 优选实施例是用于来自国际商业机器公司（IBM）的GPUL PowerPC微处理器的GPUL总线与输出高速接口（MPI）之间的总线桥。 另一个优选实施例是多芯片模块上的总线收发器中的总线桥。

公开(公告)号：US20060190668A1

公开(公告)日：2006-08-24

申请号：US11064745

申请日：2005-02-24

申请人： Giora Biran ,  Matthew Cushing ,  Robert Drehmel ,  Allen Gavin ,  Mark Kautzman ,  Jamie Kuesel ,  Ming-I Lin ,  David Luick ,  James Marcella ,  Mark Maxson ,  Eric Mejdrich ,  Adam Muff ,  Clarence Ogilvie ,  Charles Woodruff

发明人： Giora Biran ,  Matthew Cushing ,  Robert Drehmel ,  Allen Gavin ,  Mark Kautzman ,  Jamie Kuesel ,  Ming-I Lin ,  David Luick ,  James Marcella ,  Mark Maxson ,  Eric Mejdrich ,  Adam Muff ,  Clarence Ogilvie ,  Charles Woodruff

IPC分类号： G06F13/36

CPC分类号： G06F13/4059

摘要： A high speed computer processor system has a high speed interface for a graphics processor. A preferred embodiment combines a PowerPC microprocessor called the Giga-Processor Ultralite (GPUL) 110 from International Business Machines Corporation (IBM) with a high speed interface on a multi-chip module.

摘要翻译： 高速计算机处理器系统具有用于图形处理器的高速接口。 优选实施例将来自国际商业机器公司（IBM）的称为Giga-Processor Ultralite（GPUL）110的PowerPC微处理器与多芯片模块上的高速接口相结合。

公开(公告)号：US20060047953A1

公开(公告)日：2006-03-02

申请号：US10932727

申请日：2004-09-02

申请人： Bruce Beukema ,  Robert Drehmel ,  William Hall ,  Jamie Kuesel ,  Gilad Pivonia ,  Robert Shearer

发明人： Bruce Beukema ,  Robert Drehmel ,  William Hall ,  Jamie Kuesel ,  Gilad Pivonia ,  Robert Shearer

IPC分类号： H04L9/00

CPC分类号： G06F21/72 ,  H04L9/06 ,  H04L63/123 ,  H04L2209/125

摘要： Methods and apparatus for reducing the impact of latency associated with decrypting encrypted data are provided. Rather than wait until an entire packet of encrypted data is validated (e.g., by checking for data transfer errors), the encrypted data may be pipelined to a decryption engine as it is received, thus allowing decryption to begin prior to validation. In some cases, the decryption engine may be notified of data transfer errors detected during the validation process, in order to prevent reporting false security violations.

摘要翻译： 提供了减少与解密加密数据相关的延迟的影响的方法和装置。 而不是等到整个加密数据包被验证（例如，通过检查数据传输错误），加密的数据可以在被接收时被流水线化到解密引擎，从而允许在验证之前开始解密。 在一些情况下，可以向解密引擎通知在验证过程期间检测到的数据传输错误，以防止报告错误的安全违规。

公开(公告)号：US20060026358A1

公开(公告)日：2006-02-02

申请号：US10901600

申请日：2004-07-29

申请人： Bruce Beukema ,  Jon Kriegel ,  Jamie Kuesel ,  Eric Mejdrich ,  Robert Shearer ,  Bruce Walk

发明人： Bruce Beukema ,  Jon Kriegel ,  Jamie Kuesel ,  Eric Mejdrich ,  Robert Shearer ,  Bruce Walk

IPC分类号： G06F12/00

CPC分类号： G06F12/0888

摘要： Computer systems with direct updating of cache (e.g., primary L1 cache) memories of a processor, such as a central processing unit (CPU) or graphics processing unit (GPU). Special addresses are reserved for high speed memory. Memory access requests involving these reserved addresses are routed directly to the high speed memory. Memory access requests not involving these reserved addresses are routed to memory external to the processor.

摘要翻译： 具有直接更新诸如中央处理单元（CPU）或图形处理单元（GPU）的处理器的高速缓存（例如，主要L1高速缓存）存储器的计算机系统。 专用地址保留给高速存储器。 涉及这些保留地址的存储器访问请求直接路由到高速存储器。 不涉及这些保留地址的存储器访问请求被路由到处理器外部的存储器。

公开(公告)号：US20060271721A1

公开(公告)日：2006-11-30

申请号：US11138837

申请日：2005-05-26

申请人： Bruce Beukema ,  Jamie Kuesel ,  Robert Shearer ,  Charles Wait

发明人： Bruce Beukema ,  Jamie Kuesel ,  Robert Shearer ,  Charles Wait

IPC分类号： G06F13/40

CPC分类号： G06F13/4013

摘要： An apparatus and method to transmit unaligned data over an interface bus while providing the appearance of aligned data transfers to the receiving processor. In a preferred embodiment, an alignment mechanism is provided in the bus interface of the receiving processor to align the data transfers transparent to the receiving processor. The alignment mechanism detects an unaligned transfer in the bus command queue and forms multiple commands of aligned data to send to the processor.

摘要翻译： 一种通过接口总线发送未对齐数据的装置和方法，同时提供对接收处理器的对准数据传输的出现。 在优选实施例中，对准机构设置在接收处理器的总线接口中，以将数据传输对准接收处理器。 对准机制检测总线命令队列中的未对齐传输，并形成多个对齐数据命令以发送到处理器。

公开(公告)号：US20060047975A1

公开(公告)日：2006-03-02

申请号：US10932943

申请日：2004-09-02

申请人： Bruce Beukema ,  Jamie Kuesel ,  Robert Shearer

发明人： Bruce Beukema ,  Jamie Kuesel ,  Robert Shearer

IPC分类号： G06F12/14 ,  H04L9/32 ,  G06F11/30

CPC分类号： G06F21/72 ,  H04L9/00

摘要： Methods and apparatus that may be utilized in systems to reduce the impact of latency associated with encrypting data on non-encrypted data are provided. Secure and non-secure data may be routed independently. Thus, non-secure data may be forwarded on (e.g., to targeted write buffers), without waiting for previously sent secure data to be encrypted. As a result, non-secure data may be made available for subsequent processing much earlier than in conventional systems utilizing a common data path for both secure and non-secure data.

公开(公告)号：US20080117931A1

公开(公告)日：2008-05-22

申请号：US12018226

申请日：2008-01-23

申请人： Bruce Beukema ,  Jamie Kuesel ,  Robert Shearer ,  Bruce Walk

发明人： Bruce Beukema ,  Jamie Kuesel ,  Robert Shearer ,  Bruce Walk

IPC分类号： H04J3/16

CPC分类号： G06F13/4208

摘要： Methods and systems for dynamically adjusting credits used to distribute available bus bandwidth among multiple virtual channels, based on the workload of each virtual channel, are provided. Accordingly, for some embodiments, virtual channels with higher workloads relative to other virtual channels may receive a higher allocation of bus bandwidth (more credits).

摘要翻译： 提供了基于每个虚拟通道的工作负载动态调整用于在多个虚拟通道中分配可用总线带宽的信用的方法和系统。 因此，对于一些实施例，相对于其他虚拟信道具有较高工作负载的虚拟信道可以接收更高的总线带宽分配（更多信用）。

公开(公告)号：US20060129741A1

公开(公告)日：2006-06-15

申请号：US11013149

申请日：2004-12-15

申请人： Philip Hillier ,  Joseph Kirscht ,  Jamie Kuesel

发明人： Philip Hillier ,  Joseph Kirscht ,  Jamie Kuesel

IPC分类号： G06F12/06

CPC分类号： G06F12/0813

摘要： A computer system includes at least one processor, multiple memory modules embodying a main memory, a communications medium for communicating data between the at least one processor and main memory, and memory access control logic which controls the routing of data and access to memory. The communications medium and memory access control logic are designed to accommodate a heterogenous collection of main memory configurations, in which at least one physical parameter is variable for different configurations. The bits of the memory address are mapped to actual memory locations by assigning fixed bit positions to the most critical physical parameters across multiple different module types, and assigning remaining non-contiguous bit positions to less critical physical parameters. In the preferred embodiment, the computer system employs a distributed memory architecture.

摘要翻译： 计算机系统包括至少一个处理器，体现主存储器的多个存储器模块，用于在至少一个处理器和主存储器之间传送数据的通信介质，以及控制数据路由和访问存储器的存储器访问控制逻辑。 通信介质和存储器访问控制逻辑被设计为适应主存储器配置的异质集合，其中至少一个物理参数对于不同的配置是可变的。 通过将固定位位置分配给跨多个不同模块类型的最关键物理参数，并将剩余的非连续位位置分配给不太关键的物理参数，将存储器地址的位映射到实际存储器位置。 在优选实施例中，计算机系统采用分布式存储器架构。

公开(公告)号：US20050254519A1

公开(公告)日：2005-11-17

申请号：US10845497

申请日：2004-05-13

申请人： Bruce Beukema ,  Jamie Kuesel ,  Robert Shearer ,  Bruce Walk

发明人： Bruce Beukema ,  Jamie Kuesel ,  Robert Shearer ,  Bruce Walk

IPC分类号： G06F13/42 ,  H04J3/16

CPC分类号： G06F13/4208

摘要： Methods and systems for dynamically adjusting credits used to distribute available bus bandwidth among multiple virtual channels, based on the workload of each virtual channel, are provided. Accordingly, for some embodiments, virtual channels with higher workloads relative to other virtual channels may receive a higher allocation of bus bandwidth (more credits).

摘要翻译： 提供了基于每个虚拟通道的工作负载动态调整用于在多个虚拟通道中分配可用总线带宽的信用的方法和系统。 因此，对于一些实施例，相对于其他虚拟信道具有较高工作负载的虚拟信道可以接收更高的总线带宽分配（更多信用）。