利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.027 秒)

    Apparatus and methods for scheduling packets in a broadband data stream
    1.
    发明授权
    Apparatus and methods for scheduling packets in a broadband data stream 有权
    用于在宽带数据流中调度分组的装置和方法

    公开(公告)号：US07697430B2

    公开(公告)日：2010-04-13

    申请号：US11215606

    申请日：2005-08-29

    申请人： Glenn Gracon ,  Murray Bowles ,  Kenneth C. Hsu ,  David Curry

    发明人： Glenn Gracon ,  Murray Bowles ,  Kenneth C. Hsu ,  David Curry

    IPC分类号： H04L12/26

    CPC分类号： H04Q11/0478 ,  H04L47/10 ,  H04L47/15 ,  H04L47/20 ,  H04L47/32 ,  H04L49/203 ,  H04L49/3081 ,  H04L2012/5637 ,  H04L2012/5679

    摘要： A packet scheduler includes a packet manager interface, a policer, a congestion manager, a scheduler, and a virtual output queue (VOQ) handler. The policer assigns a priority to each packet. Depending on congestion levels, the congestion manager determines whether to send a packet based on the packet's priority assigned by the policer. The scheduler schedules packets in accordance with configured rates for virtual connections and group shapers. A scheduled packet is queued at a virtual output queue (VOQ) by the VOQ handler. In one embodiment, the VOQ handler sends signals to a packet manager (through the packet manager interface) to instruct the packet manager to transmit packets in a scheduled order.

    摘要翻译： 分组调度器包括分组管理器接口，策略器，拥塞管理器，调度器和虚拟输出队列（VOQ）处理器。 监管者为每个数据包分配优先级。 根据拥塞级别，拥塞管理器根据监管者分配的报文的优先级确定是否发送报文。 调度程序根据配置的虚拟连接速率和组整形器调度数据包。 调度的分组由VOQ处理程序在虚拟输出队列（VOQ）排队。 在一个实施例中，VOQ处理器向分组管理器（通过分组管理器接口）发送信号以指示分组管理器按照预定的顺序发送分组。

    Signature analysis registers for testing a computer graphics system
    4.
    发明授权
    Signature analysis registers for testing a computer graphics system 有权
    用于测试计算机图形系统的签名分析寄存器

    公开(公告)号：US06819327B2

    公开(公告)日：2004-11-16

    申请号：US09861469

    申请日：2001-05-18

    申请人： Michael A. Wasserman ,  Steven Te-Chun Yu ,  Justin M. Mahan ,  Michael W. Schimpf ,  Glenn Gracon

    发明人： Michael A. Wasserman ,  Steven Te-Chun Yu ,  Justin M. Mahan ,  Michael W. Schimpf ,  Glenn Gracon

    IPC分类号： G09G500

    CPC分类号： G09G5/001 ,  G06F3/1431 ,  G09G5/12 ,  G09G5/363 ,  G09G2330/12 ,  G09G2360/123

    摘要： A signature capture and analysis system suitable for use in a high performance computer graphics system is described. The system employs a distributed network of signature analysis registers (SARs) which may be configured to capture and accumulate information from one or more channels of data over pre-defined periods of time. The SARs may be so distributed to allow for the isolation of faults to a sub-system level. The signature values developed in these SARs are, in some cases pre-seeded, and may include contributions from both data and control signals. Checking of the signature values against known good or expected outcomes is provided for. In some cases the SARs may be implemented as linear hybrid cellular automatons.

    摘要翻译： 描述适用于高性能计算机图形系统的签名捕获和分析系统。 该系统采用签名分析寄存器（SAR）的分布式网络，其可被配置为在预定义的时间段内从一个或多个数据通道捕获和累加信息。 SAR可能如此分布，以允许将故障隔离到子系统级别。 在这些SAR中发展的签名值在某些情况下是预先播种的，并且可能包括来自数据和控制信号的贡献。 检查签名值是否符合已知的良好或预期结果。 在某些情况下，SAR可能被实现为线性混合细胞自动机。

    Method and apparatus for reducing inefficiencies in shared memory devices
    5.
    发明授权
    Method and apparatus for reducing inefficiencies in shared memory devices 有权
    用于降低共享存储器件中的低效率的方法和装置

    公开(公告)号：US06670959B2

    公开(公告)日：2003-12-30

    申请号：US09861481

    申请日：2001-05-18

    申请人： Michael A. Wasserman ,  Michael G. Lavelle ,  David C. Kehlet ,  Glenn Gracon

    发明人： Michael A. Wasserman ,  Michael G. Lavelle ,  David C. Kehlet ,  Glenn Gracon

    IPC分类号： G06F1318

    CPC分类号： G09G5/001 ,  G06F3/1431 ,  G06F13/1605 ,  G09G3/003 ,  G09G5/006 ,  G09G5/346 ,  G09G5/393 ,  G09G5/395 ,  G09G2360/128 ,  G09G2360/18

    摘要： A graphics system that may be shared between multiple display channels includes a frame buffer, an arbiter, and two pixel output buffers. The arbiter arbitrates between the display channels' requests for display information from the frame buffer and forwards a selected request to the frame buffer. The frame buffer is divided into a first and a second portion. The arbiter alternates display channel requests for data between the first and second portions of the frame buffer. The frame buffer outputs display information in response to receiving the forwarded request, and pixels corresponding to this display information are stored in the output buffers. The arbiter selects which request to forward to the frame buffer based on a relative state of neediness of each of the requesting display channels.

    摘要翻译： 可以在多个显示通道之间共享的图形系统包括帧缓冲器，仲裁器和两个像素输出缓冲器。 仲裁者在显示通道对帧缓冲器的显示信息请求之间进行仲裁，并将所选择的请求转发到帧缓冲器。 帧缓冲器被分成第一和第二部分。 仲裁器交替显示帧缓冲器的第一和第二部分之间的数据的信道请求。 帧缓冲器响应于接收转发的请求而输出显示信息，并且与该显示信息相对应的像素被存储在输出缓冲器中。 仲裁器根据每个请求显示通道的相关状态选择哪个请求转发到帧缓冲器。